公开(公告)号：CN118695610A

公开(公告)日：2024-09-24

申请号：CN202410330775.9

申请日：2024-03-22

申请人： 三星电子株式会社

发明人： 李全一 ,  李炅奂 ,  高永仁 ,  早川幸夫

IPC分类号： H10B53/20 ,  H10B53/30

摘要： 提供了一种三维(3D)铁电随机存取存储器(FeRAM)及其制造方法。所述3D FeRAM包括：在衬底上在垂直方向上堆叠并且在第一水平方向上彼此间隔开的半导体图案；位线，在半导体图案的第一侧表面上，在第一水平方向上延伸并且在垂直方向上彼此间隔开；第一电极，在半导体图案的第二侧表面上，并且在垂直方向和第一水平方向两者上彼此间隔开；铁电层，在第一电极上；第二电极，在铁电层上，在第一水平方向上延伸并且在垂直方向上彼此间隔开；以及字线，在两个相邻的半导体图案之间并在垂直方向上延伸。

公开(公告)号：CN118695592A

公开(公告)日：2024-09-24

申请号：CN202410335676.X

申请日：2024-03-22

申请人： 三星电子株式会社

发明人： 李炅奂 ,  李全一 ,  赵珉熙 ,  河大元

IPC分类号： H10B12/00

摘要： 提供集成电路器件，包括：源线，所述源线在基板上在第一水平方向上延伸；沟道层，所述沟道层在竖直方向上延伸，设置在所述源线上，并具有第一侧壁和第二侧壁；俘获层，所述俘获层在所述沟道层的第一侧壁上并包括氧化物半导体；字线，所述字线在所述俘获层的至少一个侧壁上并在与所述第一水平方向交叉的第二水平方向上延伸；栅绝缘层，所述栅绝缘层在所述俘获层的至少一个侧壁与所述字线之间；以及位线，所述位线与所述沟道层电连接并在所述第一水平方向上延伸，其中所述沟道层具有第一带隙能，和所述俘获层具有大于所述第一带隙能的第二带隙能。

公开(公告)号：CN118400998A

公开(公告)日：2024-07-26

申请号：CN202410110483.4

申请日：2024-01-25

申请人： 三星电子株式会社

发明人： 李炅奂 ,  严祥训 ,  赵珉熙 ,  河大元

IPC分类号： H10B12/00

摘要： 提供了一种半导体装置。所述半导体装置包括：有源图案，具有在竖直方向上延伸的垂直有源部分和从垂直有源部分的上部区域弯曲的第一弯曲部分；栅电极，与有源图案间隔开，其中，栅电极的至少一部分面向垂直有源部分；蚀刻停止层，蚀刻停止层的至少一部分设置在栅电极的上表面与第一弯曲部分之间；介电层，介电层的至少一部分设置在有源图案与栅电极之间；以及接触插塞，设置在蚀刻停止层上并且至少穿透第一弯曲部分。

公开(公告)号：CN110634881B

公开(公告)日：2024-07-26

申请号：CN201910278428.5

申请日：2019-04-09

申请人： 三星电子株式会社

发明人： 李炅奂 ,  姜昌锡 ,  金容锡 ,  林濬熙 ,  金森宏治

IPC分类号： H10B43/27 ,  H10B43/35 ,  H10B43/40

摘要： 提供一种垂直半导体装置，所述垂直半导体装置包括导电图案结构、存储器层、柱结构以及第二绝缘图案和第三绝缘图案。导电图案结构包括导电图案和绝缘层，并且可包括在第一方向上延伸的第一部分和从第一部分的侧壁突出的第二部分。导电图案结构布置在与第一方向垂直的第二方向上以在其间形成沟槽。存储器层形成在导电图案结构的侧壁上。沟槽中的均包括形成在存储器层上的沟道图案和第一绝缘图案的柱结构在第一方向上彼此分隔开。第二绝缘图案形成在柱结构之间。第三绝缘图案形成在一些柱结构之间并且具有与第二绝缘图案的形状不同的形状。

公开(公告)号：CN118057537A

公开(公告)日：2024-05-21

申请号：CN202311192837.6

申请日：2023-09-14

申请人： 三星电子株式会社

发明人： 林秀焕 ,  李炅奂 ,  金容锡

IPC分类号： G11C16/14 ,  G11C16/24 ,  G11C16/34

摘要： 能够以小于块的单位执行擦除操作的存储设备可以包括非易失性存储器和处理电路，处理电路配置为：将擦除电压施加到多个存储器块中的至少一个存储器块的多条位线中的第一位线；将擦除禁止电压施加到多条位线中的第二位线，擦除禁止电压具有比擦除电压的电压电平低的电压电平；以及使公共源极线浮置，以通过使公共源极线浮置导致存储在连接到第一位线的至少一个第一单元串中包括的至少一个第一存储器单元中的数据的擦除，并保留存储在连接到第二位线的至少一个第二单元串中包括的至少一个第二存储器单元中的数据。

公开(公告)号：CN116825783A

公开(公告)日：2023-09-29

申请号：CN202211532512.3

申请日：2022-11-29

申请人： 三星电子株式会社

发明人： 李炅奂 ,  朴星一 ,  朴宰贤 ,  河大元

IPC分类号： H01L27/088 ,  H01L21/336

摘要： 公开了一种三维半导体器件，包括：第一有源区，在衬底上，并包括下沟道图案和连接到下沟道图案的下源/漏图案；第二有源区，堆叠在第一有源区上，并包括上沟道图案和连接到上沟道图案的上源/漏图案；栅电极，在下沟道图案和上沟道图案上；第一有源接触部，电连接到下源/漏图案；上分离结构，在第一有源接触部与上源/漏图案之间；第二有源接触部，电连接到上源/漏图案；下分离结构，在第二有源接触部与下源/漏图案之间。

公开(公告)号：CN116261326A

公开(公告)日：2023-06-13

申请号：CN202211407941.8

申请日：2022-11-10

申请人： 三星电子株式会社

发明人： 金炫哲 ,  金容锡 ,  李炅奂 ,  李玟浚 ,  河大元

IPC分类号： H10B12/00 ,  H01L29/06 ,  H01L29/08 ,  H01L29/41 ,  H01L29/423

摘要： 提供了一种存储器装置。所述存储器装置包括：基底；鳍结构，位于基底上；栅极结构，位于鳍结构上；第一源极/漏极，位于鳍结构的一端处；以及第二源极/漏极，位于鳍结构的另一端处，其中，栅极结构包括顺序地堆叠在鳍结构上的捕获层、阻挡层和栅电极层，第一源极/漏极掺杂有第一导电类型的掺杂剂或者在其中包含有第一导电类型的掺杂剂，并且第二源极/漏极掺杂有第二导电类型的掺杂剂或者在其中包含有第二导电类型的掺杂剂，第二导电类型的掺杂剂不同于第一导电类型的掺杂剂。

公开(公告)号：CN115968194A

公开(公告)日：2023-04-14

申请号：CN202211006321.3

申请日：2022-08-22

申请人： 三星电子株式会社

发明人： 李玟浚 ,  金容锡 ,  金炫哲 ,  朴种万 ,  禹东秀 ,  李炅奂

IPC分类号： H10B12/00 ,  H10B53/30 ,  H10B53/40

摘要： 公开了半导体存储器装置，所述半导体存储器装置包括基底、在基底上在第一方向上延伸的多条源极线、与源极线交叉并且在不同于第一方向的第二方向上延伸的多条字线、与源极线和字线交叉并且在不同于第一方向和第二方向的第三方向上延伸的多条位线以及设置在源极线、字线和位线之间的交点处的多个存储器单元。第一方向、第二方向和第三方向平行于基底的顶表面。

公开(公告)号：CN114497055A

公开(公告)日：2022-05-13

申请号：CN202110695655.5

申请日：2021-06-22

申请人： 三星电子株式会社

发明人： 金炫哲 ,  洪载昊 ,  金容锡 ,  金一权 ,  徐亨源 ,  柳成原 ,  李炅奂

IPC分类号： H01L27/11568 ,  H01L27/11578

摘要： 提供了一种半导体存储器装置。所述半导体存储器装置包括：第一导线，在垂直于基底的顶表面的第一方向上堆叠；第二导线，在第一方向上延伸，并且与第一导线相交；以及存储器单元，分别设置在第一导线与第二导线之间的多个相交点处。存储器单元中的每个存储器单元包括平行于基底的顶表面的半导体图案、围绕半导体图案的沟道区的第一栅电极和第二栅电极以及位于半导体图案与第一栅电极和第二栅电极中的每个之间的电荷存储图案，半导体图案包括具有第一导电类型的源区、具有第二导电类型的漏区以及在源区与漏区之间的沟道区。

公开(公告)号：CN112802522A

公开(公告)日：2021-05-14

申请号：CN202011259565.3

申请日：2020-11-12

申请人： 三星电子株式会社

发明人： 李炅奂 ,  金容锡 ,  李仟颜 ,  山田悟 ,  林浚熙

IPC分类号： G11C13/00

摘要： 提供了电阻式存储器装置和操作电阻式存储器的方法。所述电阻式存储器装置包括存储器单元阵列、控制逻辑、电压生成器和读出电路。存储器单元阵列包括连接到位线的存储器单元。每个存储器单元包括用于存储数据的可变电阻元件。控制逻辑接收读取命令并且基于读取命令生成用于生成多个读取电压的电压控制信号。电压生成器基于电压控制信号向位线顺序地施加读取电压。读出电路连接到位线。控制逻辑通过控制读出电路将响应于多个读取电压而从存储器单元顺序地输出的电流的值与参考电流顺序地进行比较，来确定存储在存储器单元中的数据的值。