公开(公告)号：CN100487656C

公开(公告)日：2009-05-13

申请号：CN200510120474.0

申请日：2005-11-18

申请人： 国际商业机器公司

发明人： 迈克尔·T·本哈斯 ,  劳伦斯·C·布朗特 ,  程建群 ,  胡安·A·科罗纳多 ,  罗杰·G·哈索恩

IPC分类号： G06F9/46

CPC分类号： G06F9/5016 ,  G06F12/023 ,  G06F12/0866 ,  G06F12/12 ,  Y10S707/99953 ,  Y10S707/99956

摘要： 提供了一种用于资源分配单元排队的方法、系统、配置以及程序，其中，对与任务相关的分配单元进行分类。根据所述分配单元的该分类，将任务结束时所释放的分配单元排列在队列中一个所选定的位置，供该队列中另一个任务使用。在一个实施例中，如果被分类为第一类，该分配单元则被排列在队列的第一端；如果被分类为第二类，该分配单元则被排列在队列的第二端。并且还描述和要求了其它的实施例。

公开(公告)号：CN101395586A

公开(公告)日：2009-03-25

申请号：CN200780007357.0

申请日：2007-02-24

申请人： NXP股份有限公司

发明人： 毕尤·托马斯 ,  斯里拉姆·克里斯兰 ,  米林德·马诺哈尔·库尔卡尼 ,  萨拿斯·卡拉帕姆

IPC分类号： G06F12/08 ,  G06F12/12

CPC分类号： G06F12/0808 ,  G06F12/084 ,  G06F12/0842 ,  G06F12/12 ,  G06F2212/601

摘要： 本发明提出了用于在多处理器中针对应用任务的高速缓存动态分区的方法和系统。提供了基于应用任务的执行阶段来动态调整高速缓存分区大小的方法。以表格形式来标识和更新应用任务的执行阶段。在执行任务的特定情况期间调整高速缓存分区的大小，使得在任何给定的时间点，为任务分配必要且足量的高速缓存空间。该高速缓存分区大小是根据任务执行期间的任务的工作集合需求来确定的，动态或静态地监控所述任务的工作集合需求。根据任务的执行阶段来动态调整高速缓存分区的大小，以避免不必要地保留整个高速缓存，因此实现了高速缓存的有效利用。

公开(公告)号：CN101151600A

公开(公告)日：2008-03-26

申请号：CN200680010553.9

申请日：2006-02-08

申请人： 松下电器产业株式会社

发明人： 冈林叶月 ,  田中哲也 ,  中西龙太 ,  中岛雅逸 ,  金子圭介

IPC分类号： G06F12/08 ,  G06F12/12

CPC分类号： G06F12/12 ,  G06F12/0802 ,  G06F12/0893

摘要： 本发明提供一种高速缓冲存储器系统，积极接收来自软件的控制进行处理，该高速缓冲存储器系统包括在处理器(1)和存储器(2)之间被设置的高速缓冲存储器(3)以及控制所述高速缓冲存储器的TAC(TransferandAttributeController)(4)，TAC(4)通过执行处理器(1)预先规定的命令，来接收示出高速缓冲数据的传送及属性操作和指定该操作对象的地址的指令，并向所述高速缓冲存储器请求操作，该操作是对所述地址的操作且是所述指令示出的操作。

公开(公告)号：CN109643299A

公开(公告)日：2019-04-16

申请号：CN201780053196.2

申请日：2017-09-18

申请人： 英特尔公司

发明人： M·A·施密瑟尔 ,  R·K·拉马努詹 ,  F·施默勒 ,  D·M·李 ,  I·阿加瓦尔 ,  D·J·哈里曼

IPC分类号： G06F13/42

CPC分类号： G06F13/1694 ,  G06F12/0246 ,  G06F12/12 ,  G06F13/4282

摘要： 本公开的各方面涉及包括应用处理器的系统、方法和设备。所述应用处理器包括接口逻辑，所述接口逻辑用于使用符合快速外围部件互连(PCIe)协议的双向互连链路与通信模块接口。所述接口逻辑用于从链路上接收数据分组，所述数据分组包括报头和数据有效载荷；确定在所述数据分组的报头中设置的提示位；基于所设置的提示位来确定在所述数据分组报头中的转向标签值；并且基于在报头中设置的转向标签将数据有效载荷传送到非易失性存储器。

公开(公告)号：CN109564549A

公开(公告)日：2019-04-02

申请号：CN201780050452.2

申请日：2017-08-08

申请人： 超威半导体公司

发明人： 唐纳德·W·麦考利 ,  威廉·E·琼斯

IPC分类号： G06F12/0862 ,  G06F12/0886 ,  G06F12/0846

CPC分类号： G06F12/12 ,  G06F12/0848 ,  G06F12/0862 ,  G06F12/0886 ,  G06F12/0891 ,  G06F2212/1021 ,  G06F2212/6024 ,  G06F2212/6026

摘要： 当数据高速缓存未命中发生时，数据高速缓存区域预取器创建区域。每个区域包括邻近每个数据高速缓存未命中的预定范围的数据线路，并且用相关联的指令指针寄存器(RIP)标记。所述数据高速缓存区域预取器比较后续存储器请求与每个现有区域的所述预定范围的数据线路。对于每个匹配，所述数据高速缓存区域预取器设置访问位，并且试图基于所述所设置的访问位来识别伪随机访问模式。所述数据高速缓存区域预取器使适当计数器递增或递减以追踪所述伪随机访问模式发生的频率。如果所述伪随机访问模式频繁发生，那么下次使用相同RIP和模式处理存储器请求时，所述数据高速缓存区域预取器针对所述RIP根据所述伪随机访问模式预取所述数据线路。

公开(公告)号：CN108958848A

公开(公告)日：2018-12-07

申请号：CN201810473602.7

申请日：2018-05-17

申请人： 慧与发展有限责任合伙企业

发明人： 克雷格·韦尔纳 ,  蔡琼 ,  保罗·法拉博斯基 ,  格雷格·B·莱萨日特

IPC分类号： G06F9/448 ,  G06F9/30

CPC分类号： G06F9/30185 ,  G06F9/30043 ,  G06F9/3814 ,  G06F9/3861 ,  G06F12/0804 ,  G06F12/0875 ,  G06F12/12 ,  G06F12/128 ,  G06F15/7825 ,  G06F2212/452 ,  G06F2212/60 ,  G06F9/4482 ,  G06F9/30007 ,  G06F9/3004

摘要： 本发明涉及一种近存储器计算体系结构。在根据本公开的一个示例中，计算引擎块可以包括将处理内核连接到数据缓存的数据端口和用于实现对存储器的数据请求的服务的数据通信路径，其中该数据端口接收用于访问存储器的请求。处理内核可以被配置为识别在第一数据请求的预定地址范围中的数值，并且在第一数值被识别到时调整处理内核所使用的加载指令的位大小。

公开(公告)号：CN108885585A

公开(公告)日：2018-11-23

申请号：CN201780018219.6

申请日：2017-03-13

申请人： 高通股份有限公司

发明人： C·B·韦里利 ,  M·C·A·A·黑德斯 ,  M·A·里纳迪 ,  N·瓦伊德亚纳坦

IPC分类号： G06F12/04 ,  G06F12/0811 ,  G06F12/084 ,  G06F12/12 ,  G06F12/0862

CPC分类号： G06F12/0875 ,  G06F12/04 ,  G06F12/0811 ,  G06F12/084 ,  G06F12/0862 ,  G06F12/0897 ,  G06F12/12 ,  G06F2212/1016 ,  G06F2212/1044 ,  G06F2212/401

摘要： 本发明揭示在基于中央处理单元CPU的系统中使用多个末级高速缓冲存储器LLC线提供存储器带宽压缩。在一些方面中，一种经压缩存储器控制器CMC提供包括多个LLC线的LLC，每一LLC线提供大小与系统高速缓冲存储器线相同的多个副线。存储在单一LLC线内的所述(多个)系统高速缓冲存储器线的内容被压缩且存储在对应于所述LLC线的存储器副线区内的系统存储器中。主表存储指示如何通过存储用于每一LLC线内的每一副线的偏移值及长度值而将用于LLC线的经压缩数据存储在系统存储器中的信息。通过将多个系统高速缓冲存储器线压缩在一起且将经压缩数据存储在通常分配到多个未经压缩系统线的空间中，所述CMC使压缩大小能够小于所述系统存储器的存储器读取/写入粒度。

公开(公告)号：CN108664596A

公开(公告)日：2018-10-16

申请号：CN201810434459.0

申请日：2013-06-14

申请人： 甲骨文国际公司

发明人： K·艾加仑 ,  G·F·斯沃特 ,  S·卡皮尔

IPC分类号： G06F17/30 ,  G06F13/40 ,  G06F13/362 ,  G06F13/10 ,  G06F9/38 ,  G06F9/30

CPC分类号： G06F9/30065 ,  G06F9/381 ,  G06F9/3851 ,  G06F9/3867 ,  G06F9/546 ,  G06F12/0804 ,  G06F12/082 ,  G06F12/12 ,  G06F12/1408 ,  G06F12/1475 ,  G06F13/102 ,  G06F13/362 ,  G06F13/4068 ,  G06F15/17331 ,  G06F15/7889 ,  G06F17/30324 ,  G06F17/30442 ,  G06F17/30483 ,  G06F17/30495 ,  G06F17/30498 ,  G06F17/30501 ,  G06F17/30519 ,  G06F17/30578 ,  G06F17/30595 ,  G06F17/30867 ,  G06F21/6209 ,  H04L69/14 ,  Y02D10/14 ,  Y02D10/151 ,  Y02D10/45

摘要： 本公开涉及用于表扫描加速的硬件。提供了用于处理查询的技术。为处理查询所需的一个或多个操作由独立于运行查询处理软件的通用微处理器的协处理器执行。查询处理软件接收查询，确定完全处理查询所需要执行的一个或多个操作，并且发出一个或多个命令给一个或多个协处理器，所述一个或多个协处理器被编程用于执行所述操作之一，比如表扫描操作和/或查找操作。所述查询处理软件从所述协处理器中获得结果，并且在其上执行一个或多个附加操作，以生成所述查询的最终结果。

公开(公告)号：CN108628783A

公开(公告)日：2018-10-09

申请号：CN201810234420.4

申请日：2018-03-21

申请人： 英特尔公司

发明人： J.凌 ,  R.阿加瓦尔 ,  D.刘 ,  W.陈

IPC分类号： G06F13/28

CPC分类号： G06F12/0808 ,  G06F1/3287 ,  G06F3/0685 ,  G06F12/0638 ,  G06F12/0811 ,  G06F12/0866 ,  G06F12/0868 ,  G06F12/12 ,  G06F12/128 ,  G06F2212/205 ,  G06F2212/283 ,  G06F2212/621 ,  G06F2212/70 ,  G06F13/28 ,  G06F12/0806

摘要： 提供用于将修改后的数据从第一存储器清除到持久性第二存储器的一种装置、系统和方法。耦合到第一存储器的第一存储器控制器包括至少一个RAS控制器，其读取第一存储器中的地址范围。响应于从功率控制单元接收到命令，调用至少一个RAS控制器以从第一存储器从针对RAS控制器指定的至少一个地址范围读取数据。第二存储器控制器将确定为修改后的从第一存储器读取的数据传输到第二存储器。响应于RAS控制器完成读取地址范围，第一存储器控制器向功率控制单元发送信号以指示，针对RAS控制器指定的地址范围中的修改后的数据被清除到第二存储器。

公开(公告)号：CN108415663A

公开(公告)日：2018-08-17

申请号：CN201711121891.6

申请日：2017-11-14

申请人： 爱思开海力士有限公司

发明人： 徐允赞 ,  郑会承

IPC分类号： G06F3/06

CPC分类号： G06F12/0646 ,  G06F12/12 ,  G06F2212/251

摘要： 本发明公开一种数据存储装置的操作方法，其包括：响应于第一事件，存储对应于物理地址的擦除计数作为参考值；响应于第二事件，将擦除计数的当前值与参考值进行比较；以及根据比较的结果，对物理地址选择性地执行清除操作。