-
公开(公告)号：CN112420654A
公开(公告)日：2021-02-26
申请号：CN201911394423.5
申请日：2019-12-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/498
Abstract: 提供一种半导体管芯。所述半导体管芯包括半导体衬底、内连结构、多个导电接垫、第一钝化层及第二钝化层。内连结构设置在半导体衬底上。导电接垫设置在内连结构之上且电连接到内连结构。第一钝化层及第二钝化层依序堆叠在导电接垫上。第一钝化层及第二钝化层填充所述导电接垫中的两个相邻的导电接垫之间的间隙。第一钝化层包括第一区段及第二区段。第一区段实质上平行于内连结构的顶表面延伸。第二区段面对导电接垫中的一者的侧表面。第一区段的厚度与第二区段的厚度不同。
-
公开(公告)号：CN112086400A
公开(公告)日：2020-12-15
申请号：CN201910765121.8
申请日：2019-08-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/48
Abstract: 本发明实施例公开半导体封装及形成所述半导体封装的方法。所述方法中的一者包括以下步骤。提供第一管芯，其中所述第一管芯包括第一衬底、第一内连结构以及第一焊盘，所述第一内连结构位于所述第一衬底之上，所述第一焊盘设置在所述第一内连结构之上且电连接到所述第一内连结构。在所述第一管芯之上形成第一结合介电层以覆盖所述第一管芯。使用单镶嵌工艺形成穿透所述第一结合介电层的第一结合通孔以电连接所述第一内连结构。
-
公开(公告)号：CN109786260B
公开(公告)日：2020-11-06
申请号：CN201811355127.X
申请日：2018-11-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/48 , H01L23/485 , H01L21/60 , H01L23/498
Abstract: 方法包括用模制材料包围管芯和接近管芯的导电柱，其中，管芯和导电柱设置在第一再分布结构的第一侧上方，其中，第一再分布结构的与第一侧相对的第二侧附接至第一载体；将设置在预制第二再分布结构的第一表面上的导电焊盘接合至管芯和导电柱，其中，预制第二再分布结构的与第一表面相对的第二表面附接至第二载体；在接合导电焊盘之后，去除第二载体以暴露预制第二再分布结构的接近第二表面的导电部件；并且在预制第二再分布结构的导电部件上方形成电连接至预制第二再分布结构的导电部件的导电凸块。本发明的实施例还涉及多芯片集成扇出封装件。
-
公开(公告)号：CN107665887B
公开(公告)日：2020-09-01
申请号：CN201710631058.X
申请日：2017-07-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L25/16 , H01L23/48 , H01L23/488 , H01L21/60
Abstract: 实施例是一种结构，包括：第一管芯；模塑料，至少横向封装第一管芯；第一再分布结构，包括在所述第一管芯和所述模塑料上方延伸的金属化图案；第一导电连接件，包括耦合至所述第一再分布结构的焊球和凸块底部金属化件；以及集成无源器件，通过微凸块接合点接合至所述第一再分布结构中的第一金属化图案，所述集成无源器件邻近所述第一导电连接件。本发明还提供了一种封装结构及其形成方法。
-
公开(公告)号：CN110416092A
公开(公告)日：2019-11-05
申请号：CN201810825350.X
申请日：2018-07-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/50 , H01L21/56 , H01L25/065
Abstract: 本发明实施例提供一种形成封装件的方法，该方法包括形成插入件，插入件包括半导体衬底和位于半导体衬底上方的互连结构。该方法进一步包括将器件管芯接合至插入件，使得插入件中的第一金属焊盘接合至器件管芯中的第二金属焊盘，且插入件中的第一表面介电层接合至器件管芯中的第二表面介电层。该方法进一步包括将器件管芯封装在封装材料中，在器件管芯上方形成导电部件且使导电部件电耦合至器件管芯，以及去除半导体衬底。插入件的一部分、器件管芯、以及导电部件的一些部分组合形成封装件。本发明实施例还提供一种封装件。
-
Patent Agency Ranking
公开(公告)号：CN107342277B
公开(公告)日：2019-08-09
申请号：CN201710213919.2
申请日：2017-04-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/498 , H01L21/48
Abstract: 实施例器件包括集成电路管芯和位于集成电路管芯上方的第一金属化图案。第一金属化图案包括具有延伸穿过第一导电区的第一孔的第一伪图案。该器件还包括位于第一金属化图案上方的第二金属化图案。第二金属化图案包括具有延伸穿过第二导电区的第二孔的第二伪图案。第二孔以凸出的方式布置为与第一孔的部分和第一导电区的部分重叠。本发明还提供了封装件及其形成方法。
-
公开(公告)号：CN106328627B
公开(公告)日：2019-07-19
申请号：CN201610209073.0
申请日：2016-04-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/52 , H01L23/528 , H01L23/488 , H01L21/60
Abstract: 提供了堆叠的半导体器件及其形成方法。在管芯上形成接触焊盘。钝化层毯式沉积在接触焊盘上方。随后地，图案化钝化层以形成第一开口，第一开口暴露出接触焊盘。缓冲层毯式沉积在钝化层和接触焊盘上方。随后地，图案化缓冲层以形成第二开口，第二开口暴露出第一组接触焊盘。第一导电支柱形成在第二开口中。导电线和第一导电支柱同时形成在缓冲层上方，导电线的端终终止于第一导电支柱。外部连接件结构形成在第一导电支柱和导电线上方，第一导电支柱将接触焊盘电连接至外部连接件结构。本发明实施例涉及堆叠的半导体器件及其形成方法。
-
公开(公告)号：CN109786348A
公开(公告)日：2019-05-21
申请号：CN201810448078.8
申请日：2018-05-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/485 , H01L21/60 , H01L25/16
Abstract: 一种方法包括形成第一器件管芯，其中，该形成包括沉积第一介电层，以及在第一介电层中形成第一金属焊盘。第一金属焊盘包括凹槽。该方法还包括形成第二器件管芯，其中，第二器件管芯包括第二介电层和位于第二介电层中的第二金属焊盘。将第一器件管芯接合至第二器件管芯，其中，第一介电层接合至第二介电层，并且第一金属焊盘接合至第二金属焊盘。本发明的实施例还涉及形成具有凹槽的金属接合件。
-
公开(公告)号：CN109786264A
公开(公告)日：2019-05-21
申请号：CN201811355244.6
申请日：2018-11-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/50 , H01L23/485 , H01L21/60
Abstract: 一种方法包括将第一器件管芯和第二器件管芯接合到第三器件管芯，形成在第一器件管芯和第二器件管芯之间延伸的多个间隙填充层，以及实施第一蚀刻工艺以蚀刻多个间隙填充层中的第一介电层以形成开口。多个间隙填充层中的第一蚀刻停止层用于停止第一蚀刻工艺。然后开口延伸穿过第一蚀刻停止层。实施第二蚀刻工艺以使开口延伸穿过第一蚀刻停止层下面的第二介电层。第二蚀刻工艺在多个间隙填充层中的第二蚀刻停止层上停止。该方法还包括使开口延伸穿过第二蚀刻停止层，以及用导电材料填充开口以形成通孔。本发明的实施例还涉及用于封装件形成的工艺控制。
-
公开(公告)号：CN109390302A
公开(公告)日：2019-02-26
申请号：CN201711230971.5
申请日：2017-11-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/48
Abstract: 本发明实施例涉及半导体结构及其制造方法。本发明的一些实施例揭露一种半导体结构，所述半导体结构包含衬底、放置于所述衬底的第一表面上方的裸片、放置于所述衬底的第二表面上方的RDL、放置于所述RDL内的导电结构。所述导电结构经配置为密封环，所述密封环在制作或单粒化期间保护所述RDL及所述衬底免遭由裂缝、碎片或其它污染物引起的损坏。如此，可最小化或防止在制作或单粒化期间组件的脱层或对所述半导体结构的损坏。
-
-
-
-
-
-
-
-
-
Search Results
477
records
(took 0.051 seconds)
