公开(公告)号：CN119852241A

公开(公告)日：2025-04-18

申请号：CN202411453475.6

申请日：2024-10-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李宛谕 ,  林大玄 ,  曾华伟 ,  吴伟诚

IPC: H01L21/768 ,  H01L23/498 ,  H01L23/528

Abstract: 一种形成半导体结构的方法包括：形成金属焊盘，在金属焊盘上沉积钝化层，以及平坦化钝化层，从而使得钝化层包括平坦的顶表面。该方法还包括蚀刻钝化层以在钝化层中形成开口，其中，金属焊盘暴露于开口，以及形成导电通孔，导电通孔包括位于开口中的下部和高于钝化层的上部。然后分配聚合物层以覆盖导电通孔。本公开的实施例还提供了半导体结构。

公开(公告)号：CN119604016A

公开(公告)日：2025-03-11

申请号：CN202411647145.0

申请日：2024-11-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 胡毓晋 ,  曾华伟 ,  吴伟诚 ,  江永平 ,  苏安治 ,  叶德强

IPC: H10D80/30 ,  H01L23/31 ,  H01L21/50 ,  H01L21/56 ,  H01L21/60

Abstract: 封装件包括：第一管芯，位于封装组件的第一侧上方并且接合至封装组件的第一侧，其中，第一管芯和封装组件之间的第一接合包括第一管芯的第一接合层和封装组件上的第二接合层之间的电介质至电介质接合，并且第一管芯和封装组件之间的第二接合包括第一管芯的第一接合焊盘和封装组件上的第二接合焊盘之间的金属至金属接合；再分布结构的第一部分，与第一管芯相邻并且位于第二接合层上方；以及第二管芯，位于再分布结构的第一部分上方并且使用第一导电连接件耦合至再分布结构的第一部分，其中，第一导电连接件电连接至第二接合层中的第一导电焊盘。本申请的实施例还涉及制造半导体器件的方法。

公开(公告)号：CN112017971A

公开(公告)日：2020-12-01

申请号：CN202010265226.X

申请日：2020-04-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李宛谕 ,  林强 ,  林岳霆 ,  曾华伟 ,  黄立贤 ,  胡毓祥

IPC: H01L21/50 ,  H01L21/56 ,  H01L23/31 ,  H01L23/488

Abstract: 形成集成电路器件的封装件的方法包括：形成重构晶圆，包括将器件管芯密封在密封剂中，在器件管芯和密封剂上方形成介电层，形成延伸至介电层中以电耦接至器件管芯的多条再分布线，以及在用于形成多条再分布线的常规工艺中形成金属环。金属环环绕多条再分布线，并且金属环延伸至重构晶圆的划线中。沿重构晶圆的划线实施管芯锯切工艺以将封装件从重构晶圆分离。封装件包括器件管芯和至少部分金属环。本发明的实施例还涉及集成电路器件的封装件。

公开(公告)号：CN112017971B

公开(公告)日：2022-07-01

申请号：CN202010265226.X

申请日：2020-04-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李宛谕 ,  林强 ,  林岳霆 ,  曾华伟 ,  黄立贤 ,  胡毓祥

IPC: H01L21/50 ,  H01L21/56 ,  H01L23/31 ,  H01L23/488

Abstract: 形成集成电路器件的封装件的方法包括：形成重构晶圆，包括将器件管芯密封在密封剂中，在器件管芯和密封剂上方形成介电层，形成延伸至介电层中以电耦接至器件管芯的多条再分布线，以及在用于形成多条再分布线的常规工艺中形成金属环。金属环环绕多条再分布线，并且金属环延伸至重构晶圆的划线中。沿重构晶圆的划线实施管芯锯切工艺以将封装件从重构晶圆分离。封装件包括器件管芯和至少部分金属环。本发明的实施例还涉及集成电路器件的封装件。

公开(公告)号：CN107452692B

公开(公告)日：2021-11-09

申请号：CN201610999256.7

申请日：2016-11-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 曾华伟 ,  苏安治 ,  陈宪伟 ,  黄立贤 ,  杨天中

IPC: H01L23/31 ,  H01L23/498 ,  H01L23/522 ,  H01L23/528 ,  H01L25/07

Abstract: 本发明涉及一种提供多种层叠封装器件，有利于改良层叠封装的接合效能。一种层叠封装器件包括第一封装结构及第二封装结构。第一封装结构包括：第一晶粒；以及位于第一晶粒侧边的多个有源集成扇出型通孔以及多个虚设集成扇出型通孔。第二封装结构包括：接合至有源集成扇出型通孔的多个有源凸块；以及接合至虚设集成扇出型通孔的多个虚设凸块。位于第一晶粒的第一侧的有源集成扇出型通孔及虚设集成扇出型通孔的总数目实质上相同于位于第一晶粒的第二侧的有源集成扇出型通孔及虚设集成扇出型通孔的总数目。

公开(公告)号：CN110473843A

公开(公告)日：2019-11-19

申请号：CN201910386158.X

申请日：2019-05-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄立贤 ,  苏安治 ,  叶德强 ,  曾华伟 ,  林强 ,  叶名世

IPC: H01L23/31 ,  H01L23/522 ,  H01L23/528 ,  H01L21/48 ,  H01L21/56

Abstract: 一种半导体封装及其制造方法。半导体封装包括重布线结构。重布线结构包括第一介电层及第一重布线路层。所述第一介电层包含第一通孔开口。所述第一重布线路层设置在第一介电层上且包含填充第一通孔开口的通孔部分以及连接通孔部分且在第一介电层之上延伸的电路部分。通孔部分的上表面与电路部分的上表面之间的最大垂直距离大体上等于或小于0.5μm。

公开(公告)号：CN107452692A

公开(公告)日：2017-12-08

申请号：CN201610999256.7

申请日：2016-11-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 曾华伟 ,  苏安治 ,  陈宪伟 ,  黄立贤 ,  杨天中

IPC: H01L23/31 ,  H01L23/498 ,  H01L23/522 ,  H01L23/528 ,  H01L25/07

CPC classification number: H01L25/0657 ,  H01L23/3128 ,  H01L23/481 ,  H01L24/17 ,  H01L24/19 ,  H01L24/20 ,  H01L24/48 ,  H01L25/50 ,  H01L2224/02311 ,  H01L2224/0239 ,  H01L2224/13111 ,  H01L2224/13113 ,  H01L2224/13116 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/16146 ,  H01L2224/48091 ,  H01L2224/48106 ,  H01L2224/48228 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06548 ,  H01L2225/06572 ,  H01L2924/01022 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/06 ,  H01L2924/07025 ,  H01L2924/15172 ,  H01L2924/15311 ,  H01L23/3114 ,  H01L23/3121 ,  H01L23/49816 ,  H01L23/49838 ,  H01L23/5221 ,  H01L23/528 ,  H01L25/071

Abstract: 本发明涉及一种提供多种层叠封装器件，有利于改良层叠封装的接合效能。一种层叠封装器件包括第一封装结构及第二封装结构。第一封装结构包括：第一晶粒；以及位于第一晶粒侧边的多个有源集成扇出型通孔以及多个虚设集成扇出型通孔。第二封装结构包括：接合至有源集成扇出型通孔的多个有源凸块；以及接合至虚设集成扇出型通孔的多个虚设凸块。位于第一晶粒的第一侧的有源集成扇出型通孔及虚设集成扇出型通孔的总数目实质上相同于位于第一晶粒的第二侧的有源集成扇出型通孔及虚设集成扇出型通孔的总数目。

公开(公告)号：CN116072551A

公开(公告)日：2023-05-05

申请号：CN202310107886.9

申请日：2019-05-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈威宇 ,  苏安治 ,  叶德强 ,  曾华伟 ,  黄立贤 ,  叶名世

IPC: H01L21/48 ,  H01L21/56 ,  H01L23/485 ,  H01L23/544 ,  H01L23/31

Abstract: 本公开实施例提供一种形成封装结构的方法，包括形成管芯，在管芯侧边形成包封体，以包封且接触管芯的衬底和钝化层的侧壁。形成管芯包括形成第一接垫与第二接垫、钝化层以及连接件。形成连接件包括形成晶种层。晶种层包括第一晶种子层以及位于第一晶种子层上的第二晶种子层。执行第一刻蚀工艺以移除未被导电柱覆盖的晶种层，留下晶种层的第一晶种子层的第一宽度小于导电柱的第一宽度。执行第二刻蚀工艺以移除测试接垫，其中导电柱在第二刻蚀工艺期间被消耗，使得晶种层的基脚部侧向突出于导电柱的侧壁。

公开(公告)号：CN107665887B

公开(公告)日：2020-09-01

申请号：CN201710631058.X

申请日：2017-07-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  黄立贤 ,  吴集锡 ,  叶德强 ,  陈宪伟 ,  苏安治 ,  曾华伟

IPC: H01L25/16 ,  H01L23/48 ,  H01L23/488 ,  H01L21/60

Abstract: 实施例是一种结构，包括：第一管芯；模塑料，至少横向封装第一管芯；第一再分布结构，包括在所述第一管芯和所述模塑料上方延伸的金属化图案；第一导电连接件，包括耦合至所述第一再分布结构的焊球和凸块底部金属化件；以及集成无源器件，通过微凸块接合点接合至所述第一再分布结构中的第一金属化图案，所述集成无源器件邻近所述第一导电连接件。本发明还提供了一种封装结构及其形成方法。

公开(公告)号：CN107644848A

公开(公告)日：2018-01-30

申请号：CN201610894159.1

申请日：2016-10-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄立贤 ,  苏安治 ,  陈宪伟 ,  曾华伟 ,  王若梅 ,  杨天中 ,  卢贯中

IPC: H01L23/31 ,  H01L23/498 ,  H01L21/56

Abstract: 本发明实施例提供一种封装结构及其制造方法。封装结构包括第一芯片、第二芯片、封装模塑体、第一布线层、第一贯穿介层孔、第二贯穿介层孔、电磁干扰屏蔽层及导电部件。第一芯片包覆在封装模塑体内。第二芯片设置在封装模塑体上。第一布线层位在封装模塑体和导电部件之间并电性连接第一芯片及第二芯片。封装模塑体位于第二芯片和第一布线层之间。第一贯穿介层孔及第二贯穿介层孔包覆在封装模塑体内并电性连接第一布线层。第二贯穿介层孔位于第一芯片和第一贯穿介层孔之间。电磁干扰屏蔽层设置在第二芯片上并与第一贯穿介层孔接触。导电部件连接第一布线层。