公开(公告)号：CN113363244B

公开(公告)日：2024-12-27

申请号：CN202110380641.4

申请日：2021-04-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 侯上勇 ,  胡宪斌 ,  邱绍玲 ,  魏文信 ,  黄炳刚 ,  沈志达 ,  卢思维 ,  施应庆 ,  邱文智 ,  吴集锡 ,  余振华

IPC: H01L25/065 ,  H10B80/00 ,  H01L23/498 ,  H01L21/50

Abstract: 半导体结构包括：第一中介层；第二中介层，与第一中介层横向相邻，其中，第二中介层与第一中介层间隔开；以及第一管芯，附接至第一中介层的第一侧并且附接至第二中介层的第一侧，其中，第一中介层的第一侧和第二中介层的第一侧面向第一管芯。本申请的实施例还涉及形成半导体结构的方法。

公开(公告)号：CN116314109A

公开(公告)日：2023-06-23

申请号：CN202310321429.X

申请日：2017-11-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 丁国强 ,  吴集锡 ,  侯上勇 ,  俞笃豪 ,  许家豪 ,  林品佐 ,  陈家新

IPC: H01L23/498 ,  H01L23/488 ,  H01L23/31 ,  H01L21/56 ,  H01L23/528 ,  H01L21/50 ,  H01L21/683 ,  H01L21/60

Abstract: 本发明的实施例提供一种半导体装置。所述半导体装置包含：电介质插入器、第一互连层、电子组件、多个电导体及多个导电结构。所述电介质插入器具有第一表面及与所述第一表面相对的第二表面。所述第一互连层在所述电介质插入器的所述第一表面之上。所述电子组件在所述第一互连层之上且电连接到所述第一互连层。所述电导体在所述电介质插入器的所述第二表面之上。所述导电结构穿过所述电介质插入器，其中所述导电结构电连接到所述第一互连层及所述电导体。

公开(公告)号：CN110112115B

公开(公告)日：2021-10-22

申请号：CN201811476004.1

申请日：2018-12-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 侯上勇 ,  黄松辉 ,  黄冠育 ,  胡宪斌 ,  林于顺 ,  黄贺昌 ,  夏兴国 ,  洪志杰 ,  施应庆 ,  高金福 ,  魏文信 ,  郭立中 ,  吴集锡 ,  余振华

IPC: H01L23/498 ,  H01L23/31 ,  H01L25/075 ,  H01L21/56

Abstract: 本发明的实施例提供了一种集成电路封装件及其形成方法。该方法包括将集成电路管芯附接至第一衬底。形成伪管芯。伪管芯附接至第一衬底且与集成电路管芯相邻。在第一衬底上方并且在伪管芯和集成电路管芯周围形成密封剂。平坦化密封剂、伪管芯和集成电路管芯，密封剂的最上表面与伪管芯的最上表面和集成电路管芯的最上表面大致齐平。去除伪管芯的内部部分。伪管芯的剩余部分形成环形结构。

公开(公告)号：CN113363244A

公开(公告)日：2021-09-07

申请号：CN202110380641.4

申请日：2021-04-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 侯上勇 ,  胡宪斌 ,  邱绍玲 ,  魏文信 ,  黄炳刚 ,  沈志达 ,  卢思维 ,  施应庆 ,  邱文智 ,  吴集锡 ,  余振华

IPC: H01L25/065 ,  H01L23/498 ,  H01L21/50

Abstract: 半导体结构包括：第一中介层；第二中介层，与第一中介层横向相邻，其中，第二中介层与第一中介层间隔开；以及第一管芯，附接至第一中介层的第一侧并且附接至第二中介层的第一侧，其中，第一中介层的第一侧和第二中介层的第一侧面向第一管芯。本申请的实施例还涉及形成半导体结构的方法。

公开(公告)号：CN106952831B

公开(公告)日：2020-01-03

申请号：CN201611135570.7

申请日：2016-12-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  苏安治 ,  陈威宇 ,  陈英儒 ,  林宗澍 ,  张进传 ,  陈宪伟 ,  吴伟诚 ,  叶德强 ,  黄立贤 ,  吴集锡

IPC: H01L21/56 ,  H01L23/31 ,  H01L25/065

Abstract: 本发明实施例提供一种使用热与机械强化层的装置及其制造方法。本发明实施例提供的方法包含将第一层级装置裸片附接到虚设裸片，将所述第一层级装置裸片囊封于第一囊封材料中，在所述第一层级装置裸片上方形成贯穿通路并且将其电耦合到所述第一层级装置裸片，将第二层级装置裸片附接于所述第一层级装置裸片上方，以及将所述贯穿通路与所述第二层级装置裸片于囊封第二囊封材料中。重布线形成于所述贯穿通路与所述第二层级装置裸片上方并且电耦合到所述贯穿通路与所述第二层级装置裸片。所述虚设裸片、所述第一层级装置裸片、所述第一囊封材料、所述第二层级装置裸片、以及所述第二囊封材料形成复合晶片的部分。

公开(公告)号：CN106328608B

公开(公告)日：2019-08-30

申请号：CN201610517172.5

申请日：2016-07-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 魏文信 ,  吴集锡 ,  余振华 ,  胡宪斌 ,  侯上勇 ,  陈伟铭

IPC: H01L23/31 ,  H01L23/29 ,  H01L21/56

Abstract: 本发明提供了一种芯片封装件的结构和形成方法。该芯片封装件包括具有许多半导体管芯的芯片堆叠件。该芯片封装件还包括半导体芯片，且半导体芯片高于芯片堆叠件。该芯片封装件还包括覆盖芯片堆叠件的顶部和侧壁以及半导体芯片的侧壁的封装层。本发明实施例涉及用于芯片封装件的结构和形成方法。

公开(公告)号：CN109727951A

公开(公告)日：2019-05-07

申请号：CN201810026326.X

申请日：2018-01-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈威宇 ,  苏安治 ,  吴集锡 ,  叶德强 ,  黄立贤 ,  蔡柏豪 ,  叶名世 ,  刘大伟

IPC: H01L23/522 ,  H01L23/528 ,  H01L21/60

Abstract: 本发明实施例提供一种封装结构及其制造方法。所述封装结构包括第一封装、第二封装及多个焊料接头。所述第一封装包括：至少一个第一半导体管芯，包封在绝缘包封体中；以及多个绝缘体穿孔，电连接到所述至少一个第一半导体管芯。所述第二封装包括：至少一个第二半导体管芯；以及多个导电接垫，电连接到所述至少一个第二半导体管芯。所述多个焊料接头位于所述第一封装与所述第二封装之间。所述多个绝缘体穿孔包封在所述绝缘包封体中。所述第一封装与所述第二封装通过所述多个焊料接头进行电连接。沿水平方向测量的所述多个焊料接头的最大尺寸大于沿水平方向测量的所述多个绝缘体穿孔的最大尺寸，且大于或实质上等于沿所述水平方向测量的所述多个导电接垫的最大尺寸。

公开(公告)号：CN108364925A

公开(公告)日：2018-08-03

申请号：CN201710952725.4

申请日：2017-10-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  苏安治 ,  吴集锡 ,  叶德强 ,  郭宏瑞 ,  林俊成 ,  叶名世

IPC: H01L23/485 ,  H01L21/60

Abstract: 一种封装及其制造方法。封装的制造方法包括：形成延伸到介电层的开口中的金属层，以接触第一金属垫及第二金属垫；以及将组件装置的底部端子接合到所述金属层。所述金属层具有直接位于所述组件装置之下且接合到所述组件装置的第一部分。在所述金属层上形成凸起通孔，且所述金属层具有直接位于所述凸起通孔之下的第二部分。刻蚀所述金属层，以将所述金属层的所述第一部分与所述第二部分彼此分离。所述方法进一步包括：以介电层涂布所述凸起通孔及所述组件装置；显露出所述凸起通孔及所述组件装置的顶部端子；以及形成将所述凸起通孔连接到所述顶部端子的重布线。

公开(公告)号：CN105261609B

公开(公告)日：2018-05-25

申请号：CN201510397288.5

申请日：2015-07-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈宪伟 ,  吴集锡 ,  余振华 ,  叶德强 ,  吴伟诚 ,  曾建富

IPC: H01L23/538 ,  H01L23/58 ,  H01L21/768 ,  H01L21/48

CPC classification number: H01L21/568 ,  H01L21/56 ,  H01L21/561 ,  H01L21/565 ,  H01L21/6835 ,  H01L21/76838 ,  H01L21/78 ,  H01L23/12 ,  H01L23/3128 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/5389 ,  H01L23/544 ,  H01L23/562 ,  H01L23/585 ,  H01L24/06 ,  H01L24/19 ,  H01L24/20 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/105 ,  H01L25/50 ,  H01L2221/68372 ,  H01L2223/5442 ,  H01L2223/54426 ,  H01L2223/54486 ,  H01L2224/04042 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/2518 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/97 ,  H01L2225/0651 ,  H01L2225/06568 ,  H01L2225/1035 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/14 ,  H01L2924/1431 ,  H01L2924/1433 ,  H01L2924/1434 ,  H01L2924/1436 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2924/18165 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/05599 ,  H01L2224/85399

Abstract: 本发明公开了半导体器件封装件、封装方法以及封装的半导体器件。在一些实施例中，用于半导体器件的封装件包括集成电路管芯安装区域和集成电路管芯安装区域周围的模塑料。互连结构位于模塑料和集成电路管芯安装区域上方。保护图案位于互连结构周围的封装件的周边区域中。保护图案包括：第一导电部件，在第二导电部件附近垂直地位于封装件内。第一导电部件具有第一宽度，并且第二导电部件具有第二宽度。第二宽度大于第一宽度。本发明还涉及半导体器件封装件、封装方法和封装的半导体器件。

公开(公告)号：CN107665887A

公开(公告)日：2018-02-06

申请号：CN201710631058.X

申请日：2017-07-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  黄立贤 ,  吴集锡 ,  叶德强 ,  陈宪伟 ,  苏安治 ,  曾华伟

IPC: H01L25/16 ,  H01L23/48 ,  H01L23/488 ,  H01L21/60

Abstract: 实施例是一种结构，包括：第一管芯；模塑料，至少横向封装第一管芯；第一再分布结构，包括在所述第一管芯和所述模塑料上方延伸的金属化图案；第一导电连接件，包括耦合至所述第一再分布结构的焊球和凸块底部金属化件；以及集成无源器件，通过微凸块接合点接合至所述第一再分布结构中的第一金属化图案，所述集成无源器件邻近所述第一导电连接件。本发明还提供了一种封装结构及其形成方法。