公开(公告)号：CN118173453A

公开(公告)日：2024-06-11

申请号：CN202410178579.4

申请日：2024-02-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘醇鸿 ,  苏安治 ,  蔡豪益 ,  于宗源 ,  邓博元 ,  翁崇铭 ,  许喆翔

IPC: H01L21/48 ,  H01L21/56 ,  H01L23/31 ,  H01L23/48 ,  H01L23/29

Abstract: 一种制造封装件的方法包括形成第一封装组件和第二封装组件。第一封装组件包括第一聚合物层和第一电连接件，第一电连接件的至少一部分位于第一聚合物层中。第二封装组件包括第二聚合物层和第二电连接件，第二电连接件的至少一部分位于第二聚合物层中。将第一封装组件接合至第二封装组件，其中第一聚合物层接合至第二聚合物层，并且第一电连接件接合至第二电连接件。本发明的实施例还提供了封装件。

公开(公告)号：CN115497929A

公开(公告)日：2022-12-20

申请号：CN202210137523.5

申请日：2022-02-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡豪益 ,  谢政杰 ,  江宗宪 ,  江慧君 ,  黄子松 ,  曾明鸿 ,  庄立朴 ,  翁崇铭 ,  于宗源 ,  刘醇鸿

IPC: H01L25/16 ,  H01L23/31 ,  H01L23/528 ,  H01L23/538

Abstract: 本发明提供一种包括第一半导体晶粒、第二半导体晶粒、第一绝缘包封体、介电层结构、导体结构和第二绝缘包封体的半导体封装。第一半导体晶粒包括从半导体基底的第一侧延伸到第二侧的第一半导体基底和硅穿孔(TSV)。第二半导体晶粒设置在半导体基底的第一侧。第二半导体晶粒上的第一绝缘包封体封装了第一半导体晶粒。TSV的末端与第一绝缘包封体的表面共面。介电层结构覆盖了第一半导体晶粒和第一绝缘包封体。导体结构延伸穿过介电层结构并与硅穿孔接触。第二绝缘包封体与第二半导体晶粒、第一绝缘封装和介电层结构接触。

公开(公告)号：CN113380715A

公开(公告)日：2021-09-10

申请号：CN202011221693.9

申请日：2020-11-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈明发 ,  史朝文 ,  刘醇鸿 ,  胡人立

IPC: H01L21/98 ,  H01L25/16

Abstract: 本公开实施例提供封装及封装的制作方法。所述方法包括对第一器件管芯与第二器件管芯进行结合。第二器件管芯位于第一器件管芯之上。在包括第一器件管芯及第二器件管芯的组合结构中形成结合结构。在结合结构中形成组件。组件包括无源器件或传输线。所述方法还包括形成电耦合到组件的第一端及第二端的第一电连接件及第二电连接件。

公开(公告)号：CN112447682A

公开(公告)日：2021-03-05

申请号：CN202010838267.3

申请日：2020-08-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  陈宪伟 ,  陈明发 ,  叶松峯 ,  刘醇鸿

IPC: H01L25/065 ,  H01L23/31 ,  H01L23/48

Abstract: 提供了一种管芯堆叠结构，所述管芯堆叠结构包括第一管芯、包封体、重布线层及第二管芯。所述包封体在侧向上包封所述第一管芯。所述重布线层设置在所述包封体下方且与所述第一管芯电连接。所述第二管芯设置在所述重布线层与所述第一管芯之间，其中所述第一管芯与所述第二管芯彼此电连接，所述第二管芯包括本体部分，所述本体部分具有第一侧表面、第二侧表面及位于所述第一侧表面与所述第二侧表面之间的弯曲侧表面，且所述弯曲侧表面连接所述第一侧表面与所述第二侧表面。

公开(公告)号：CN112420643A

公开(公告)日：2021-02-26

申请号：CN201911157760.2

申请日：2019-11-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈明发 ,  叶松峯 ,  刘醇鸿 ,  史朝文

IPC: H01L23/48 ,  H01L23/485 ,  H01L21/768 ,  H01L21/60

Abstract: 一种半导体结构包含接合在一起的第一半导体管芯及第二半导体管芯。第一半导体管芯包含第一半导体衬底、设置在第一半导体衬底下方的第一内连线结构以及设置在第一内连线结构下方且通过第一内连线结构电耦合到第一半导体衬底的第一接合导体。第二半导体管芯包含第二半导体衬底和设置在第二半导体衬底下方且电耦合到第二半导体衬底的第二内连线结构以及穿透第二半导体衬底且延伸到第二内连线结构中以电耦合到第二内连线结构的半导体穿孔。第一接合导体从第一内连线结构朝向半导体穿孔延伸以将第一半导体管芯电连接到第二半导体管芯。对应于半导体穿孔的第一接合导体小于半导体穿孔。

公开(公告)号：CN111276468A

公开(公告)日：2020-06-12

申请号：CN201911226106.2

申请日：2019-12-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  刘醇鸿 ,  陈明发 ,  史朝文 ,  叶松峯

IPC: H01L25/065 ,  H01L21/78

Abstract: 形成半导体结构的方法包括将顶部管芯的背面附接至底部晶圆的正面，底部晶圆包括多个底部管芯；在底部晶圆与顶部管芯相邻的正面上形成第一导电柱；在顶部管芯周围和第一导电柱周围的底部晶圆的正面上形成第一介电材料；并且切割底部晶圆以形成多个结构，多个结构中的每一个均包括至少一个顶部管芯和至少一个底部管芯。本发明的实施例还涉及半导体结构。

公开(公告)号：CN102347288B

公开(公告)日：2014-07-09

申请号：CN201010597690.5

申请日：2010-12-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨庆荣 ,  黄章斌 ,  刘醇鸿 ,  唐修敏 ,  陈英儒 ,  邵栋梁 ,  陈宪伟 ,  蔡豪益 ,  李明机

IPC: H01L23/31 ,  H01L23/485 ,  H01L23/24

CPC classification number: H01L24/81 ,  H01L21/563 ,  H01L23/3114 ,  H01L23/3142 ,  H01L23/3171 ,  H01L23/3192 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/73 ,  H01L24/93 ,  H01L25/0657 ,  H01L2224/0346 ,  H01L2224/0347 ,  H01L2224/0401 ,  H01L2224/05554 ,  H01L2224/05572 ,  H01L2224/05647 ,  H01L2224/05666 ,  H01L2224/11464 ,  H01L2224/11849 ,  H01L2224/131 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/73204 ,  H01L2224/81424 ,  H01L2224/81439 ,  H01L2224/81447 ,  H01L2224/81464 ,  H01L2224/93 ,  H01L2224/94 ,  H01L2924/00014 ,  H01L2924/01019 ,  H01L2924/14 ,  H01L2924/15788 ,  H01L2224/11 ,  H01L2924/014 ,  H01L2224/05552 ,  H01L2924/00

Abstract: 本发明提供一种集成电路装置，包括一裸片，其包括一金属垫；一保护层；以及一图案化缓冲层，位于上述保护层的上方，其中上述图案化缓冲层包括彼此隔开的多个分离部分；一焊球下金属层，位于上述图案化缓冲层的一开口和上述保护层的一开口中；一金属凸块，位于上述焊球下金属层的上方且电性耦合至上述焊球下金属层。本发明可提升接合强度。

公开(公告)号：CN102148204B

公开(公告)日：2013-02-20

申请号：CN201110035323.0

申请日：2011-02-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈志华 ,  陈承先 ,  郭正铮 ,  刘醇鸿

IPC: H01L23/00 ,  H01L23/488

CPC classification number: H01L24/11 ,  H01L23/485 ,  H01L23/498 ,  H01L23/49811 ,  H01L24/27 ,  H01L2224/05552 ,  H01L2924/14 ,  H01L2924/35121 ,  H01L2924/365 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 本发明涉及一种凸点焊盘结构的多方向设计，提供了一种集成电路结构，包括：半导体芯片，具有第一区域和第二区域；介电层，形成在半导体芯片的第一区域和第二区域上；第一伸长凸点下金属化(UBM)连接件，形成在半导体芯片的第一区域上的介电层中，并且具有在第一方向上延伸的第一长轴；以及第二伸长UBM连接件，形成在半导体芯片的第二区域上的介电层中，并且具有在第二方向上延伸的第二长轴。其中，第一方向与第二方向不同。

公开(公告)号：CN118712075A

公开(公告)日：2024-09-27

申请号：CN202410720449.9

申请日：2024-06-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘醇鸿 ,  苏安治 ,  王敏哲

IPC: H01L21/60 ,  H01L21/66 ,  H01L23/482 ,  H01L23/485 ,  H01L23/488

Abstract: 实施例是一种形成半导体结构的方法，包括在第一衬底上方形成第一介电层，第一介电层中具有第一金属化图案。该方法还包括在第一介电层和第一金属化图案上方形成第二介电层。该方法还包括在第二介电层上方形成牺牲焊盘并且牺牲焊盘延伸至第二介电层中，牺牲焊盘电耦接至第一金属化图案中的第一导电部件。该方法还包括在牺牲焊盘上执行电路探针测试。该方法还包括在执行电路探针测试之后，执行蚀刻工艺，蚀刻工艺去除牺牲焊盘。本发明的实施例还提供了半导体结构。

公开(公告)号：CN113517221B

公开(公告)日：2024-02-06

申请号：CN202110307488.2

申请日：2021-03-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈明发 ,  刘醇鸿 ,  史朝文

IPC: H01L21/768 ,  H01L23/528

Abstract: 实施例是方法，包括：在第一衬底上方形成第一互连结构，该第一互连结构中包括介电层和金属化图案；对第一互连结构进行图案化以形成第一开口；用阻挡层涂覆第一开口；蚀刻穿过阻挡层和第一衬底的暴露部分的第二开口；在第一开口和第二开口中沉积衬垫；用导电材料填充第一开口和第二开口；以及减薄第一衬底以在第二开口中暴露导电材料的一部分，该导电材料延伸穿过第一介电层，并且第一衬底形成衬底通孔。本申请的实施例还涉及半导体结构及其形成方法。