-
公开(公告)号：CN107785047A
公开(公告)日：2018-03-09
申请号：CN201710158150.9
申请日：2017-03-16
申请人： 意法半导体(克洛尔2)公司
IPC分类号： G11C16/06
CPC分类号： H03K19/00338 , G11C11/4125 , H01L23/552 , H01L27/1104 , H03K3/037 , H03K3/356104 , G11C16/06
摘要： 一种存储元件，包括：在两个节点之间首尾耦合的两个CMOS反相器；以及连接在所述节点之间作为电容器的一个MOS晶体管。
-
公开(公告)号：CN107767920A
公开(公告)日：2018-03-06
申请号：CN201710970307.8
申请日：2013-07-31
申请人： 美光科技公司
发明人： 西瓦格纳纳穆·帕塔萨拉蒂 , 帕特里克·R·哈亚特 , 穆斯塔法·N·凯纳克 , 罗伯特·B·艾森胡特
CPC分类号： G11C11/5642 , G06F11/1048 , G06F11/1068 , G06F11/1072 , G11C16/0483 , G11C16/06 , G11C16/26 , G11C16/3418 , G11C29/52
摘要： 本发明包含与处于邻近数据状态之间的谷值中的存储器单元状态有关的设备及方法。若干种方法可包含确定存储器单元的状态是否处于与相应数据状态相关联的邻近状态分布之间的谷值中。所述方法还可包含发射指示所述存储器单元的数据状态及所述存储器单元的所述状态是否处于所述谷值中的信号。
-
公开(公告)号：CN107452423A
公开(公告)日：2017-12-08
申请号：CN201710248135.3
申请日：2017-04-17
申请人： 三星电子株式会社
CPC分类号： G11C16/32 , G06F3/0655 , G11C16/06
摘要： 公开了一种操作存储设备的方法，该方法包括：将对用于内部操作的内部操作时间的请求发送到外部设备，从外部设备接收与请求相对应的内部操作命令，以及基于内部操作命令在内部操作时间期间执行内部操作。
-
公开(公告)号：CN107393583A
公开(公告)日：2017-11-24
申请号：CN201710343080.4
申请日：2017-05-16
申请人： 三星电子株式会社
IPC分类号： G11C11/406 , G11C11/4074 , G11C11/408 , G11C11/4093
CPC分类号： G11C16/0466 , G11C5/025 , G11C16/0483 , G11C16/06 , G11C16/08 , G11C16/10 , G11C16/12 , G11C16/24 , G11C16/26 , G11C16/30 , G11C16/349 , H01L23/528 , H01L27/11565 , H01L27/11568 , H01L27/1157 , H01L27/11573 , H01L27/11575 , H01L27/11582 , G11C11/4093 , G11C11/40607 , G11C11/4074 , G11C11/4087
摘要： 本公开涉及存储器件。一种存储器件具有行解码器、页缓冲器和外围电路被设置在存储单元阵列之下的垂直结构。行解码器和页缓冲器可以不对称地设置。外围电路设置在其中不设置行解码器和页缓冲器的区域中。行解码器和页缓冲器可以关于面的界面对称地设置。外围电路可以设置在包括面的界面的一部分的区域中。
-
公开(公告)号：CN102890965B
公开(公告)日：2017-10-20
申请号：CN201210252402.1
申请日：2012-07-20
申请人： 爱思开海力士有限公司
发明人： 刘炳晟
CPC分类号： G11C16/06 , G11C16/0483 , G11C16/3418
摘要： 本发明的实施例提供了一种半导体器件，包括：包括多个存储器单元的单元串；包括锁存器和开关元件的页缓冲器，其中，开关元件耦接在锁存器与耦接到单元串的位线之间；以及页缓冲器控制器，所述页缓冲器控制器被配置成在编程操作的位线设定操作期间施加逐渐上升的导通电压到所述开关元件。
-
公开(公告)号：CN103117088B
公开(公告)日：2017-07-28
申请号：CN201210415393.3
申请日：2012-10-26
申请人： 爱思开海力士有限公司
CPC分类号： G11C16/225 , G11C16/06 , G11C16/32
摘要： 本发明涉及一种半导体器件及其操作方法。半导体器件包括：ROM，所述ROM用于储存编程算法、擦除算法、读取算法以及复位算法，并且输出与选中的算法相对应的ROM数据；编程计数器，所述编程计数器用于将ROM地址输出到ROM，以便顺序操作选中的算法；内部电路，所述内部电路用于响应于根据所述ROM数据的多个内部电路控制信号，而执行与所述选中的算法相对应的操作；以及复位电路，所述复位电路用于通过响应于从外部输入的复位命令，而将编程计数器初始化来停止运行的算法的进程，并执行复位算法。
-
公开(公告)号：CN106935260A
公开(公告)日：2017-07-07
申请号：CN201710146541.9
申请日：2013-02-22
申请人： 慧荣科技股份有限公司
发明人： 杨宗杰
CPC分类号： G11C16/26 , G11C16/04 , G11C16/0408 , G11C16/06 , G11C16/10 , G11C16/16 , G11C16/3418 , G11C16/3431
摘要： 本发明公开一种快闪存储器的数据读取方法和系统。其中上述快闪存储器包括多个存储器单元，上述方法包括：以一第一栅极电压执行一第一读取操作，并取得一第一编码；以一第二栅极电压执行一第二读取操作，并取得一第二编码；以一第三栅极电压执行一第三读取操作，并取得一第三编码；根据上述第一编码、上述第二编码以及上述第三编码决定一偏移方向；以及根据上述偏移方向决定一控制栅极电压。
-
公开(公告)号：CN102855937B
公开(公告)日：2017-05-03
申请号：CN201210214479.X
申请日：2012-06-27
申请人： 爱思开海力士有限公司
发明人： 李炯珉
CPC分类号： G11C16/06 , G11C11/5628 , G11C16/0483 , G11C16/345
摘要： 提供了半导体存储器件及其操作方法。所述操作方法包括：执行第一LSB编程循环，以将第一LSB数据存储在字线的第一存储单元中；执行第二LSB编程循环，以将第二LSB数据存储在所选字线的第二存储单元中，并检测具有低于呈负电位的过擦除参考电压的阈值电压的过擦除存储单元以将所述阈值电压提高至高于所述过擦除参考电压；执行第一MSB编程循环，以将第一MSB数据存储在所述第一存储单元中；以及，执行第二MSB编程循环，以将第二MSB数据存储在所述第二存储单元。
-
公开(公告)号：CN103295635B
公开(公告)日：2017-04-12
申请号：CN201310058078.4
申请日：2013-02-22
申请人： 慧荣科技股份有限公司
发明人： 杨宗杰
CPC分类号： G11C16/26 , G11C16/04 , G11C16/0408 , G11C16/06 , G11C16/10 , G11C16/16 , G11C16/3418 , G11C16/3431
摘要： 本发明公开一种快闪存储器的数据读取方法、存储器控制装置和系统。该快闪存储器包括多个存储器单元，每一个存储器单元皆具有一特定的阈值电压。此方法包括:取得代表存储器单元中一第一群组的阈值电压的一第一阈值电压分布；取得代表存储器单元中一第二群组的阈值电压的一第二阈值电压分布；以及控制快闪存储器于存储器单元的第一群组根据第二阈值电压分布执行至少一读取操作。其中第二阈值电压不同于第一阈值电压，且存储器单元中第一群组至少包括存储器单元中第二群组的一部分。
-
公开(公告)号：CN104011800B
公开(公告)日：2017-03-08
申请号：CN201180075989.7
申请日：2011-12-28
申请人： 英特尔公司
CPC分类号： G06F11/1068 , G11C11/5642 , G11C16/06 , G11C16/26 , G11C16/3409
摘要： 本发明公开了针对用于非易失性存储器阵列的存储器单元的循环耐久性延展的示例。示例包括基于编程/擦除循环计数或故障触发来实现一个或多个耐久性延展方案。一个或多个耐久性延展方案可以包括渐进的读取窗扩展、渐进的读取窗移位、擦除空白检查算法、动态软编程或动态预编程。
-
-
-
-
-
-
-
-
-
搜索结果
332 条记录 (耗时 0.025 秒)
