-
公开(公告)号：CN114843279A
公开(公告)日：2022-08-02
申请号：CN202210094232.2
申请日：2022-01-26
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L23/522 , H01L23/528 , H01L27/11573 , H01L27/11575 , H01L27/11582
Abstract: 公开了集成电路装置和电子系统。该集成电路装置包括：基底结构；栅极堆叠件，其位于基底结构上并且包括彼此间隔开的多个栅电极；第一上绝缘层，其位于栅极堆叠件上；多个沟道结构，其穿透栅极堆叠件，多个沟道结构中的每一个包括从栅极堆叠件突出的相应对准键；第二上绝缘层，其与多个沟道结构中的每一个的相应对准键重叠；顶部支承层，其位于第二上绝缘层上；位线，位于顶部支承层上；以及多个位线接触件，其将多个沟道结构中的相应沟道结构电连接到位线。第一上绝缘层的侧壁包括第一台阶部。
-
公开(公告)号：CN112447752A
公开(公告)日：2021-03-05
申请号：CN202010914790.X
申请日：2020-09-03
Applicant: 三星电子株式会社
IPC: H01L27/11563 , H01L27/11568 , H01L27/11582
Abstract: 竖直存储器装置包括在衬底上竖直地延伸的沟道。电荷存储结构设置在沟道的侧壁上。栅电极竖直地彼此间隔开，并围绕电荷存储结构。第一绝缘图案包括栅电极之间的气隙。电荷存储结构包括水平地顺序地堆叠的隧道绝缘层、电荷俘获图案和第一阻挡图案。电荷存储结构包括竖直地彼此间隔开的电荷俘获图案。电荷俘获图案中的每一个水平地面对栅电极中的一个。电荷俘获图案中的每一个的面对第一阻挡图案的外侧壁在第一方向上的长度小于其面对隧道绝缘层的内侧壁在第一方向上的长度。
-
公开(公告)号：CN102623456B
公开(公告)日：2016-06-29
申请号：CN201110461204.1
申请日：2011-12-26
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L21/8247 , G11C16/02
CPC classification number: G11C16/0483 , G11C5/025 , G11C5/063 , H01L27/11548 , H01L27/11556 , H01L27/11575 , H01L27/11582
Abstract: 本发明提供了一种具有参考特征的垂直非易失性存储装置。一种垂直非易失性存储装置具有在其中限定的单元阵列区的基底。虚设结构靠近单元阵列区的边界处设置在基底上或基底中。所述存储装置还包括多条垂直堆叠的栅极导电线并在栅极导电线之间设置有绝缘层，所述多条导电栅极线和设置的绝缘层与垂直沟道区侧向相邻地设置并横跨虚设结构延伸，导电栅极线和绝缘层中的至少最上面的一个在虚设结构的交叉处具有表面变形，所述表面变形被构造为用作参考特征。虚设结构可包括沟槽，并且表面变形可包括在沟槽上方的凹进。
-
公开(公告)号：CN102005456B
公开(公告)日：2014-10-22
申请号：CN201010264991.6
申请日：2010-08-26
Applicant: 三星电子株式会社
IPC: H01L27/105 , H01L23/00 , H01L23/485
CPC classification number: H01L27/11575 , H01L27/1157 , H01L27/11582 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供了一种半导体存储器件，包括：实质上平面状的衬底；相对于衬底垂直的存储串，该存储串包括多个存储单元；以及多条伸长的字线，每条字线包括实质上平行于衬底且连接至存储串的第一部分、以及相对于衬底实质上倾斜并且在衬底上延伸的第二部分；其中，多条字线中的第一组与放置在存储串的第一侧的第一导线电连接，多条字线中的第二组与放置在存储串的第二侧的第二导线电连接。
-
公开(公告)号：CN114765185A
公开(公告)日：2022-07-19
申请号：CN202111477154.6
申请日：2021-12-06
Applicant: 三星电子株式会社
IPC: H01L27/11582 , H01L21/768
Abstract: 一种半导体存储器器件，包括：第一衬底，包括第一区域和第二区域；堆叠结构，仅在第一衬底的第一区域和第二区域中的第一衬底的第一区域上，堆叠结构包括字线；层间绝缘膜，覆盖堆叠结构；虚设导电结构，在层间绝缘膜内部，虚设导电结构延伸穿过堆叠结构以与第一衬底接触；以及板接触插塞，在层间绝缘膜内部，板接触插塞与第一衬底的第二区域连接，并且虚设导电结构的上表面相对于第一衬底的上表面的高度大于板接触插塞的上表面相对于第一衬底的上表面的高度。
-
Patent Agency Ranking
公开(公告)号：CN107017262B
公开(公告)日：2022-01-18
申请号：CN201610971038.2
申请日：2016-10-28
Applicant: 三星电子株式会社
IPC: H01L27/11551 , H01L27/11524 , H01L27/1157 , H01L27/11578
Abstract: 一种垂直存储器件包括：基板；多个沟道，在基本上垂直于基板的顶表面的第一方向上延伸；多条栅线，围绕沟道当中的预定数量的沟道；多条公共布线，电连接到栅线；以及多条信号布线，经由公共布线电连接到栅线。栅线沿第一方向层叠并彼此间隔开。每条公共布线经由相应的接触电连接到栅线当中的在相同水平的相应栅线。
-
公开(公告)号：CN113823632A
公开(公告)日：2021-12-21
申请号：CN202110381661.3
申请日：2021-04-09
Applicant: 三星电子株式会社
IPC: H01L27/11529 , H01L27/11556 , H01L27/11573 , H01L27/11582 , H01L27/11565 , H01L27/11519
Abstract: 一种三维半导体存储器件包括：衬底，包括单元阵列区域和连接区域；电极结构，包括垂直地堆叠在衬底上的电极，电极分别包括在连接区域上的垫部分，并且电极的垫部分以阶梯结构堆叠；第一垂直结构，穿透单元阵列区域上的电极结构；以及第二垂直结构，穿透连接区域上的电极结构，每个第二垂直结构包括在第一方向上彼此间隔开的第一部分以及将第一部分彼此连接的至少一个第二部分，所述至少一个第二部分分别穿透垫部分的侧壁。
-
公开(公告)号：CN112563283A
公开(公告)日：2021-03-26
申请号：CN202010939717.8
申请日：2020-09-09
Applicant: 三星电子株式会社
IPC: H01L27/11563 , H01L27/11568 , H01L27/11578 , H01L27/11582
Abstract: 公开了一种三维半导体存储器件，其包括：交替地堆叠在基板上的栅极间电介质层和电极层；穿透栅极间电介质层和电极层并且延伸到基板中的垂直半导体图案；在垂直半导体图案与电极层之间的阻挡电介质图案；隧道电介质层，在阻挡电介质图案与垂直半导体图案之间并且与栅极间电介质层接触；以及在阻挡电介质图案与隧道电介质层之间的第一电荷存储图案。第一电荷存储图案中的一个与阻挡电介质图案中的一个的顶表面和底表面接触。
-
公开(公告)号：CN112447736A
公开(公告)日：2021-03-05
申请号：CN202010534661.8
申请日：2020-06-12
Applicant: 三星电子株式会社
IPC: H01L27/11519 , H01L27/11524 , H01L27/11526 , H01L27/11556
Abstract: 提供了一种垂直非易失性存储器装置。所述垂直非易失性存储器装置包括：沟道，位于基底上并且在与基底的上表面垂直的第一方向上延伸；第一电荷存储结构，位于沟道的外侧壁上；第二电荷存储结构，位于沟道的内侧壁上；第一栅电极，在基底上沿第一方向彼此分隔开，每个第一栅电极围绕第一电荷存储结构；以及第二栅电极，位于第二电荷存储结构的内侧壁上。
-
公开(公告)号：CN107017262A
公开(公告)日：2017-08-04
申请号：CN201610971038.2
申请日：2016-10-28
Applicant: 三星电子株式会社
IPC: H01L27/11551 , H01L27/11524 , H01L27/1157 , H01L27/11578
CPC classification number: H01L27/11582 , H01L23/5283 , H01L27/1157 , H01L27/11575 , H01L27/11551 , H01L27/11524 , H01L27/11578
Abstract: 一种垂直存储器件包括：基板；多个沟道，在基本上垂直于基板的顶表面的第一方向上延伸；多条栅线，围绕沟道当中的预定数量的沟道；多条公共布线，电连接到栅线；以及多条信号布线，经由公共布线电连接到栅线。栅线沿第一方向层叠并彼此间隔开。每条公共布线经由相应的接触电连接到栅线当中的在相同水平的相应栅线。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.02 seconds)
