用核化抑制的特征填充
    11.
    发明公开

    公开(公告)号:CN110459503A

    公开(公告)日:2019-11-15

    申请号:CN201910729470.4

    申请日:2015-09-30

    IPC分类号: H01L21/768 H01L21/67

    摘要: 本发明涉及用核化抑制的特征填充,描述了用钨填充特征的方法,以及相关的系统和装置,其涉及钨核化的抑制。在一些实施方式中,所述方法涉及沿特征轮廓的选择性抑制。选择性抑制钨核化的方法可包括使所述特征暴露于直接或远程等离子体。使用预抑制和后抑制治疗来调节抑制效应,从而促进使用跨越宽的工艺窗口来抑制特征填充。本文所述的方法可用于填充垂直特征,诸如钨通孔,以及水平特征,诸如垂直NAND(VNANA)字元线。所述方法可用于共形填充和由下向上/由内向外的填充。应用的实例包括逻辑和存储接触填充、DRAM埋入式字元线填充、垂直集成存储栅极和字元线填充、以及使用通硅通孔的3-D集成。

    用核化抑制的特征填充
    17.
    发明授权

    公开(公告)号:CN105470194B

    公开(公告)日:2019-09-06

    申请号:CN201510644832.1

    申请日:2015-09-30

    IPC分类号: H01L21/768 H01L21/67

    摘要: 本发明涉及用核化抑制的特征填充,描述了用钨填充特征的方法,以及相关的系统和装置,其涉及钨核化的抑制。在一些实施方式中,所述方法涉及沿特征轮廓的选择性抑制。选择性抑制钨核化的方法可包括使所述特征暴露于直接或远程等离子体。使用预抑制和后抑制治疗来调节抑制效应,从而促进使用跨越宽的工艺窗口来抑制特征填充。本文所述的方法可用于填充垂直特征,诸如钨通孔,以及水平特征,诸如垂直NAND(VNANA)字元线。所述方法可用于共形填充和由下向上/由内向外的填充。应用的实例包括逻辑和存储接触填充、DRAM埋入式字元线填充、垂直集成存储栅极和字元线填充、以及使用通硅通孔的3‑D集成。