一种电磁屏蔽封装结构及其制造方法

    公开(公告)号:CN106816431B

    公开(公告)日:2019-08-30

    申请号:CN201510869794.X

    申请日:2015-11-30

    发明人: 肖俊义

    IPC分类号: H01L23/552 H01L21/02

    摘要: 本发明公开了一种电磁屏蔽封装结构及其制造方法,所述电磁屏蔽封装结构包括基板、安装于该基板上的至少一个元器件、注胶层、包覆所述注胶层外表面的屏蔽金属层;基板外侧设有接地端,基板上设有第一通孔,至少一元器件上设有第二通孔,所述第一通孔和第二通孔内壁均设有导电层,所述屏蔽金属层通过导体顺次连接所述第二通孔的导电层、第一通孔的导电层及所述接地端形成导电回路,使屏蔽金属层接地,从而提供一种结构简单、使用可靠、加工方便的电磁屏蔽封装结构,降低材料和加工成本。

    芯片封装体与制造方法
    12.
    发明公开

    公开(公告)号:CN109867257A

    公开(公告)日:2019-06-11

    申请号:CN201711261230.3

    申请日:2017-12-04

    发明人: 杨望来

    IPC分类号: B81B7/00 B81C1/00

    摘要: 一种芯片封装体,包括:承载件;半导体组件,设置于所述承载件,并通过第一导电组件电性连接所述承载件;第一封胶层,形成于所述承载件上并覆盖所述半导体组件;光学组件,设置于所述第一封胶层上,并通过第二导电组件耦接所述承载件;以及第二封胶层,形成于所述第一封胶层上并覆盖所述光学组件,所述第二封胶层之透光率大于所述第一封胶层。

    分区电磁屏蔽封装结构及制造方法

    公开(公告)号:CN109841597A

    公开(公告)日:2019-06-04

    申请号:CN201711194388.3

    申请日:2017-11-24

    发明人: 肖俊义

    摘要: 一种分区电磁屏蔽封装结构,包括基板、多个焊垫组、多个芯片、封胶体、电磁屏蔽层以及注胶体。多个焊垫组电性连接于基板的表面,且每个焊垫组间隔设置并与芯片对应。芯片焊接于述焊垫组。封胶体将每个芯片单独封胶。在所有封胶体外层溅渡金属,以形成电磁屏蔽层。在电磁屏蔽层的外层注入注胶体,覆盖电磁屏蔽层以形成封装体。根据需要,将包括多个芯片的封装体进行切割。本发明还揭示了一种分区电磁屏蔽封装结构制造方法。本发明提供的封装结构及制造方法,电磁屏蔽层在封装体内部,无需外层不绣钢溅镀金属,同时取代了现有技术中对封装产品进行半切割所导致的翘曲现象,提高了产品良率,改善了产品外观。

    聚光太阳能光伏模块
    15.
    发明公开

    公开(公告)号:CN104779312A

    公开(公告)日:2015-07-15

    申请号:CN201410009913.X

    申请日:2014-01-09

    发明人: 任飞

    IPC分类号: H01L31/054

    摘要: 本发明提供的一种聚光太阳能光伏模块,包括框架、主聚焦镜、载板、多个光伏芯片和多个聚光连接器,每一光伏芯片包括第一表面和第二表面,框架用于组装主聚焦镜和载板,主聚焦镜和载板相对设置且与框架共同构成一空间结构,这些光伏芯片的第一表面与载板电性连接,每个光伏芯片的第二表面设置有聚光连接器,聚光连接器用于汇聚透过主聚焦镜的光线,并将光线投射到光伏芯片表面,这些光伏芯片的第二表面通过聚光连接器电性连接载板,从而通过载板将这些光伏芯片连通,使聚光太阳能光伏模块省去了对金线的使用,进而降低了生产成本,提高的生产效率。

    具有天线接口的模组及其制造方法

    公开(公告)号:CN102340066B

    公开(公告)日:2013-12-25

    申请号:CN201010239169.4

    申请日:2010-07-28

    发明人: 胡春生

    摘要: 一种具有天线接口的模组,其包括:具有一个承载面的基板;设置于该承载面的一个天线信号焊垫以及一个接地焊垫,该接地焊垫围绕该天线信号焊垫;一个金属罩,覆盖该接地焊垫围成的区域并与该接地焊垫电性连接,该金属罩与该基板共同围成一个天线接口;以及通过封装形成于基板上的一层封装胶体,封装胶体覆盖金属罩。上述具有天线接口的模组易于成型且具有较佳的外观。本发明还提供一种上述具有天线接口的模组的制造方法。

    堆叠式芯片封装结构及方法

    公开(公告)号:CN102290399B

    公开(公告)日:2013-08-28

    申请号:CN201010201997.9

    申请日:2010-06-17

    发明人: 肖俊义

    CPC分类号: H01L2224/16245

    摘要: 一种堆叠式芯片封装结构,包括基板、第一芯片、第二芯片及封胶体。所述基板包括多个引脚、收容部和凹陷部,所述凹陷部位于所述基板的中间区域并被所述引脚环绕。所述收容部位于所述凹陷部的下方并与所述凹陷部连通。所述第一芯片固定于所述引脚并隐藏于所述凹陷部中。所述第二芯片固定于所述第一芯片并收容于所述收容部中,第二芯片的顶面与每一个引脚的底面平齐。所述封胶体将所述基板、所述第一芯片及所述第二芯片封装于其内,并填充所述凹陷部和所述收容部,封胶体的外缘与基板的外缘平齐。本发明还提供一种堆叠式芯片封装方法。本发明提供的堆叠式芯片封装结构及方法,通过将第一芯片和第二芯片隐藏于基板中,缩小了产品体积。

    堆叠式芯片封装结构及方法

    公开(公告)号:CN102290399A

    公开(公告)日:2011-12-21

    申请号:CN201010201997.9

    申请日:2010-06-17

    发明人: 肖俊义

    CPC分类号: H01L2224/16245

    摘要: 一种堆叠式芯片封装结构,包括基板、第一芯片、第二芯片及封胶体。所述基板包括多个引脚、收容部和凹陷部,所述凹陷部位于所述基板的中间区域并被所述引脚环绕。所述收容部位于所述凹陷部的下方并与所述凹陷部连通。所述第一芯片固定于所述引脚并隐藏于所述凹陷部中。所述第二芯片固定于所述第一芯片并收容于所述收容部中。所述封胶体将所述基板、所述第一芯片及所述第二芯片封装于其内,并填充所述凹陷部和所述收容部。本发明还提供一种堆叠式芯片封装方法。本发明提供的堆叠式芯片封装结构及方法,通过将第一芯片和第二芯片隐藏于基板中,缩小了产品体积。