-
公开(公告)号：CN117059136A
公开(公告)日：2023-11-14
申请号：CN202310509128.X
申请日：2023-05-08
Applicant: 三星电子株式会社
Abstract: 提供非易失性存储器装置和非易失性存储器系统。所述非易失性存储器装置包括：多条金属线，沿第一方向延伸，并且沿与第一方向交叉的第二方向堆叠；多个单元结构，穿过所述多条金属线，并且沿第二方向延伸；多个延伸区域；板共源极线接触件，与共源极线连接，沿第二方向延伸，并且形成在所述多个延伸区域中的没有形成有所述多个单元结构的至少两个中；以及输入/输出金属接触件，与外部连接垫连接，沿第二方向延伸，并且形成在所述多个延伸区域中的没有形成有板共源极线接触件的至少两个中。
-
公开(公告)号：CN116744685A
公开(公告)日：2023-09-12
申请号：CN202310246521.4
申请日：2023-03-10
Applicant: 三星电子株式会社
Abstract: 一种半导体存储器件，包括：外围电路结构，包括外围电路和第一接合焊盘，第一接合焊盘连接到外围电路；外围电路结构上的单元结构，单元结构包括接合到第一接合焊盘的第二接合焊盘；以及单元结构上的焊盘结构。单元结构包括具有第一面以及与第一面相对的第二面的单元衬底、延伸穿过单元衬底并连接到电极层的第一接触插塞、以及延伸穿过单元衬底并连接到单元衬底的第二接触插塞。第一接触插塞和第二接触插塞中的每一个连接到焊盘结构，并且旁路过孔在第二面上与焊盘结构接触。
-
公开(公告)号：CN116096091A
公开(公告)日：2023-05-09
申请号：CN202211222032.7
申请日：2022-10-08
Applicant: 三星电子株式会社
Abstract: 公开了一种半导体装置。所述半导体装置包括包含单元区域和外围电路区域的第一基底和第二基底、第一栅电极结构和第二栅电极结构、第一沟道和第二沟道以及第一晶体管至第三晶体管。第一栅电极结构和第二栅电极结构在竖直方向上包括第一栅电极和第二栅电极。第一沟道和第二沟道延伸穿过第一栅电极结构和第二栅电极结构。第一晶体管在外围电路区域上。第二栅电极结构在第一栅电极结构和第一晶体管上。第二晶体管和第三晶体管在第二栅电极结构上。第二基底在第二晶体管和第三晶体管上。第一沟道和第二沟道彼此不直接接触，彼此电连接，并且从第二晶体管接收电信号。第一晶体管和第三晶体管将电信号施加到第一栅电极和第二栅电极结构。
-
公开(公告)号：CN115996575A
公开(公告)日：2023-04-21
申请号：CN202210996420.4
申请日：2022-08-18
Applicant: 三星电子株式会社
Abstract: 提供了一种非易失性存储器件，包括：第一结构，该第一结构包括第一衬底、外围电路、第一绝缘结构、多个第一接合焊盘、以及第一互连结构；第二结构，该第二结构包括导电蚀刻停止层、公共源极线层、包括交替堆叠的栅极层和层间绝缘层的堆叠结构、穿透堆叠结构的单元区域的多个沟道结构、第二绝缘结构、多个第二接合焊盘、以及第二互连结构，并且该第二结构接合到第一结构；以及连接层，该连接层包括第三绝缘结构、输入/输出通孔、以及输入/输出焊盘，其中，第二绝缘结构和第三绝缘结构之间的界面设置在导电蚀刻停止层的顶表面和底表面之间的竖直高度处。
-
公开(公告)号：CN115623785A
公开(公告)日：2023-01-17
申请号：CN202210811817.1
申请日：2022-07-11
Applicant: 三星电子株式会社
Abstract: 一种半导体器件，包括：电路器件，位于第一衬底上；下互连结构，电连接到电路器件；下接合结构，连接到下互连结构；上接合结构，位于下接合结构上；上互连结构，连接到上接合结构；第二衬底，位于上互连结构上；栅电极，位于上互连结构与第二衬底之间；沟道结构，贯穿栅电极，并且沟道结构中的每一个包括沟道层；通孔图案，位于第二衬底上；源极接触插塞，在第二衬底的外侧与第二衬底间隔开，并且具有高于第二衬底的上表面和低于最下面栅电极的下表面；以及源极连接图案，与通孔图案中的每一个的上表面和源极接触插塞的上表面接触。
-
Patent Agency Ranking
公开(公告)号：CN115249714A
公开(公告)日：2022-10-28
申请号：CN202210187003.5
申请日：2022-02-28
Applicant: 三星电子株式会社
IPC: H01L27/11548 , H01L27/11556 , H01L27/11575 , H01L27/11582 , H01L27/11573 , H01L27/11529 , H01L27/108 , H01L25/18
Abstract: 公开了一种半导体器件和包括其的电子系统。所述半导体器件可以包括：外围电路结构，所述外围电路结构包括位于半导体衬底上的外围电路和电连接到所述外围电路的第一接合焊盘；以及单元阵列结构，所述单元阵列结构包括存储单元阵列和第二接合焊盘，所述存储单元阵列包括三维地布置在半导体层上的存储单元，所述第二接合焊盘电连接到所述存储单元阵列并耦接到所述第一接合焊盘。所述单元阵列结构还可以包括：电阻器图案，所述电阻器图案位于与所述半导体层相同的水平高度。所述存储单元包括：堆叠件，所述堆叠件包括垂直地且交替地堆叠在所述半导体层上的绝缘层和电极；以及垂直结构，所述垂直结构穿透所述堆叠件。
-
公开(公告)号：CN108089992A
公开(公告)日：2018-05-29
申请号：CN201711156987.6
申请日：2017-11-20
Applicant: 三星电子株式会社
IPC: G06F12/02
CPC classification number: G11C16/225 , G06F12/0246 , G11C11/5635 , G11C16/0483 , G11C16/34
Abstract: 提供了操作非易失性存储器装置的方法。在操作非易失性存储器装置的方法中，响应于擦除命令和地址，在包括第一子块和相邻于第一子块的第二子块的第一存储器块中选择待擦除的第一子块。第一子块包括与多条字线连接的存储器单元，所述多条字线包括相邻于第二子块的至少一条边界字线和除了所述至少一条边界字线之外的内部字线。将擦除电压施加到形成有第一存储器块的基底。基于施加到基底的擦除电压的电压电平，在正在对第一子块执行的擦除操作期间，将第一擦除偏置条件施加到所述至少一条边界字线并将不同于第一擦除偏置条件的第二擦除偏置条件施加到内部字线。
-
公开(公告)号：CN118804596A
公开(公告)日：2024-10-18
申请号：CN202311545566.8
申请日：2023-11-20
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体装置、半导体装置的制造方法和电子系统。半导体装置包括接合电路和单元区。单元区包括衬底、基底存储器部和接合存储器部。在此，基底存储器部包括：位于衬底上并且具有第一表面和第二表面的第一栅极堆叠结构，穿透第一栅极堆叠结构的第一沟道结构，以及位于第二表面上并且连接到第一沟道结构的基底接合焊盘。接合存储器部包括：具有接合到基底存储器部的第三表面和接合到电路区的第四表面的第二栅极堆叠结构，穿透第二栅极堆叠结构的第二沟道结构，在第三表面中连接到第二沟道结构并接合到基底接合焊盘的第一接合焊盘，以及在第四表面中连接到第二沟道结构并接合到电路区的第二接合焊盘。
-
公开(公告)号：CN118785709A
公开(公告)日：2024-10-15
申请号：CN202410120775.6
申请日：2024-01-29
Applicant: 三星电子株式会社
Abstract: 一种半导体器件包括栅电极结构、第一分割图案、第二分割图案和存储沟道结构。每个栅电极结构包括在衬底上沿与所述衬底的上表面基本上垂直的第一方向彼此间隔开的多个栅电极。每个栅电极沿与衬底的上表面基本上平行的第二方向延伸。栅电极结构在与上表面基本上平行并且与第二方向交叉的第三方向上彼此间隔开。第一分割图案在衬底上在栅电极结构之间沿所述第二方向延伸。第二分割图案在衬底上沿所述第三方向延伸，并且位于栅电极结构在第二方向上的端部的侧壁上。存储沟道结构沿第一方向延伸穿过每个栅电极结构。
-
公开(公告)号：CN117479539A
公开(公告)日：2024-01-30
申请号：CN202310526060.6
申请日：2023-05-11
Applicant: 三星电子株式会社
IPC: H10B43/27
Abstract: 提供了一种三维半导体存储器装置以及包括其的电子系统。该存储器装置包括：基板；外围电路结构，其位于基板上；以及单元阵列结构，其位于外围电路结构上并且包括单元阵列区域和单元阵列接触区域。单元阵列结构包括：包括交替地层叠的层间绝缘层和栅电极的层叠结构、顺序地层叠在层叠结构上的第一源极导电图案、第二源极导电图案和第三源极导电图案。第一源极导电图案至第三源极导电图案包括彼此不同的材料。包括穿过层叠结构延伸到第一源极导电图案的下部中的垂直沟道结构。第一源极导电图案至第三源极导电图案从单元阵列区域延伸到单元阵列接触区域。垂直沟道结构包括与第一源极导电图案接触的垂直半导体图案。
-
-
-
-
-
-
-
-
-
Search Results
35
records
(took 0.032 seconds)
