-
公开(公告)号：CN115360295B
公开(公告)日：2023-01-31
申请号：CN202211292154.3
申请日：2022-10-21
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 西安交通大学
Abstract: 本申请涉及磁传感器领域，提供一种基于长方体硅基通孔的三维磁传感器及其制造方法。所述基于长方体硅基通孔的三维磁传感器，包括长方体硅基底和三个薄膜磁阻单元，三个薄膜磁阻单元分别形成于长方体硅基底的三个相邻面的表面，三个薄膜磁阻单元通过长方体硅基底内部的硅通孔导线相互连接，所述硅通孔导线从长方体硅基底的三个相邻面垂直延伸到长方体硅基底内部进行连通；三个薄膜磁阻单元均设置有金属电极，所述硅通孔导线与三个薄膜磁阻单元的金属电极形成为一体。本申请本申请通过硅通孔导线实现三个薄膜磁阻单元的电气互联，集成度高、可靠性强，同时充分利用垂直空间实现高密度三维磁传感器的集成，体积小、功耗低。
-
公开(公告)号：CN115274858B
公开(公告)日：2023-01-17
申请号：CN202211205608.9
申请日：2022-09-30
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司
IPC: H01L29/78 , H01L29/06 , H01L29/08 , H01L21/336
Abstract: 本发明提供一种LDMOS器件、LDMOS器件制造方法及芯片，属于芯片领域。该LDMOS器件包括：半导体衬底以及形成在半导体衬底上的源极结构、栅极结构和漏极结构；半导体衬底内形成有漂移区和体区，栅极结构形成在源极结构和漏极结构之间；源极结构包括源极掺杂区和源极金属，源极掺杂区形成在体区内且距离半导体衬底上表面第一预设距离，源极金属与源极掺杂区相连；漏极结构包括漏极掺杂区和漏极金属，漏极掺杂区形成在漂移区内且距离半导体衬底上表面第一预设距离，漏极金属与漏极掺杂区相连；源极掺杂区与漏极掺杂区上方还形成有low‑K介质层，low‑K介质层环绕在源极金属和漏极金属的四周。
-
公开(公告)号：CN115271058B
公开(公告)日：2023-01-17
申请号：CN202211202953.7
申请日：2022-09-29
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 北京航空航天大学
Abstract: 本发明实施例提供一种类脑计算芯片和数据处理终端，属于芯片技术领域。所述类脑计算芯片包括类脑计算阵列，用于类脑计算任务的数据处理，所述类脑计算阵列包括多个脉冲神经处理单元，所述多个脉冲神经处理单元呈阵列分布，所述多个脉冲神经处理单元中的每一个脉冲神经处理单元用于处理神经元计算和突触计算。本发明实施例提供的类脑计算芯片包括由多个脉冲神经处理单元组成的类脑计算阵列；每一个脉冲神经处理单元都可以同时处理神经元计算和突触计算；替代了传统的类脑计算架构中分离式的神经元和神经突触，减少了因神经元和神经突触之间频繁的数据交换造成的能量损失和计算时延，显著提高了运算速度，降低了芯片在处理大量数据时的系统功耗。
-
公开(公告)号：CN115084245B
公开(公告)日：2023-01-17
申请号：CN202210875450.X
申请日：2022-07-25
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司
IPC: H01L29/423 , H01L29/78 , H01L21/336 , H01L21/28
Abstract: 本发明提供一种LDMOS器件及其制备方法以及芯片，属于半导体集成电路技术领域。包括：半导体衬底、栅极结构、源极区、漏极区、体区以及漂移区，栅极结构包括电极层和栅介质层，栅介质层由若干层二氧化硅层和若干层高K介质层构成；体区和漂移区上方相邻设置有一层二氧化硅层和与该二氧化硅层相邻的一层高K介质层；漂移区上方的高K介质层上还设置有交替堆叠的多层二氧化硅层和多层高K介质层。体区上方的栅介质层采用双层结构，不影响体区形成导电沟道，漂移区上方的栅介质层采用堆叠结构，有效提升器件耐压能力。高K介质层之间插入的二氧化硅层能够阻断高K介质偶极子传导对沟道的影响，降低载流子声子散射现象对器件速度的影响。
-
公开(公告)号：CN115547794A
公开(公告)日：2022-12-30
申请号：CN202211123558.X
申请日：2022-09-15
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司
IPC: H01J37/16 , H01J37/30 , H01J37/317
Abstract: 本发明实施例提供一种离子注入机及离子注入机内衬的制作方法，属于半导体制造及离子注入领域。所述离子注入机至少包括：离子源和腔体，所述离子源与所述腔体相接；所述离子源用于发射离子束；所述腔体用于传输所述离子束；所述腔体的内壁上设有内衬；所述内衬设有凸型结构。所述离子注入机分散了离子束对防护内衬工作表面的冲击作用，延长了防护内衬的使用寿命，降低离子注入的制造成本。
-
Patent Agency Ranking
公开(公告)号：CN115274859A
公开(公告)日：2022-11-01
申请号：CN202211205804.6
申请日：2022-09-30
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司
IPC: H01L29/78 , H01L29/06 , H01L29/40 , H01L21/336
Abstract: 本发明涉及半导体领域，提供一种LDMOS晶体管及其制造方法。所述LDMOS晶体管包括衬底、P型体区、N型漂移区、N型高压阱区、位于P型体区的源极、位于N型漂移区的漏极、栅极以及浅槽隔离区，所述N型漂移区设置有P型掺杂区，所述P型掺杂区包覆浅槽隔离区的下缘边角且与漏极相接，所述P型掺杂区与N型漂移区形成PN结，以分担漏极与N型漂移区之间的电场；所述浅槽隔离区的上表面设置有多晶硅场板结构；所述多晶硅场板结构、所述浅槽隔离区与所述P型掺杂区构成RESURF结构，以降低P型掺杂区与N型漂移区之间的电场。本发明可以降低漏端在沟道方向的电场强度，提高器件的导通击穿电压，同时降低热载流子效应。
-
公开(公告)号：CN115274857A
公开(公告)日：2022-11-01
申请号：CN202211205447.3
申请日：2022-09-30
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司
IPC: H01L29/78 , H01L29/06 , H01L29/08 , H01L21/336
Abstract: 本发明提供一种LDMOS器件、LDMOS器件制造方法及芯片，属于芯片领域。该LDMOS器件包括：半导体衬底以及形成在半导体衬底上的源极结构、栅极结构和漏极结构；所述半导体衬底内形成有漂移区和体区，所述源极结构与体区相接，所述漏极结构与所述漂移区相接，所述栅极结构形成在所述源极结构与所述漏极结构之间；所述漏极结构包括漏极掺杂区和漏极金属，所述漏极掺杂区形成在所述漂移区内且距离半导体衬底上表面第一预设距离，所述漏极金属与所述漏极掺杂区相连；所述漏极掺杂区上方还形成有空气腔，所述空气腔环绕在所述漏极金属的四周。空气腔内填充空气介质，空气介质围绕漏极金属，降低漏端的电场，提高击穿电压。
-
公开(公告)号：CN115078954B
公开(公告)日：2022-10-25
申请号：CN202210994071.2
申请日：2022-08-18
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司
Abstract: 本发明涉及电路部件的测评领域，公开了一种用于对电路中的组成部件进行测评的方法和装置及电路，该方法包括：针对电路中的任一组成部件，根据以下内容进行测评且进行测评之前六个支路处于正向不导通的状态：控制被测评的组成部件所在的支路和被测评的组成部件的对侧支路正向导通且持续第一预设时间；控制被测评的组成部件所在的支路正向不导通但被测评的组成部件的对侧支路正向导通且持续第二预设时间，以使得两者进行放电；获取被测评的组成部件的测评参数；以及根据所获取的测评参数和预设测评参数，判断被测评的组成部件的状态，以对被测评的组成部件进行测评。藉此，实现了无需将组成部件拆卸下来即可对组成部件进行测评。
-
公开(公告)号：CN115224024A
公开(公告)日：2022-10-21
申请号：CN202211124223.X
申请日：2022-09-15
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司
IPC: H01L27/06 , H01L27/02 , H01L29/06 , H01L29/78 , H01L29/739 , H01L21/336 , H01L21/331 , H01L23/64
Abstract: 本申请涉及半导体领域，提供一种集成栅漏电容的超结器件及制造方法。所述超结器件包括：有源区和终端区，所述有源区包括源极、栅极和体区，所述终端区包括截止环区，所述终端区集成有平板电容结构；所述平板电容结构与所述栅极以及所述截止环区相连，所述平板电容结构作为超结器件的栅漏电容。本申请在终端区集成与栅极和截止环区相连的平板电容结构，该平板电容结构作为栅漏电容，可以减小超结器件电容的非线性特性，从而增加栅极驱动对超结器件栅极的可控性，减缓超结器件的电压、电流振铃，防止电压击穿损坏器件，改善了器件的EMI品质。
-
公开(公告)号：CN114937695B
公开(公告)日：2022-10-21
申请号：CN202210875537.7
申请日：2022-07-25
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司
IPC: H01L29/423 , H01L29/08 , H01L29/10 , H01L29/78 , H01L27/088 , H01L21/28 , H01L21/336 , H01L21/8234
Abstract: 本发明提供一种双沟道LDMOS器件及其制备方法以及芯片，属于半导体集成电路技术领域。该LDMOS器件包括半导体衬底以及设置在半导体衬底上的漂移区、体区、源极区、漏极区和栅极结构；栅极结构设置在半导体衬底上方，且栅极结构的下表面一端与第一体区相接，另一端与第一漂移区相接；栅极结构的上表面一端与第二体区相接，另一端与第二漂移区相接；第二体区位于第一体区上方；第二漂移区位于第一漂移区上方；第一漏极区形成在第一漂移区内，第二漏极区形成在第二漂移区内；第一源极区形成在第一体区内，第二源极区形成在第二体区内；第一漏极区与第二漏极区通过第一金属连接结构连通，第一源极区与第二源极区通过第二金属连接结构连通。
-
-
-
-
-
-
-
-
-
Search Results
253
records
(took 0.051 seconds)
