-
公开(公告)号:CN115360295B
公开(公告)日:2023-01-31
申请号:CN202211292154.3
申请日:2022-10-21
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 西安交通大学
Abstract: 本申请涉及磁传感器领域,提供一种基于长方体硅基通孔的三维磁传感器及其制造方法。所述基于长方体硅基通孔的三维磁传感器,包括长方体硅基底和三个薄膜磁阻单元,三个薄膜磁阻单元分别形成于长方体硅基底的三个相邻面的表面,三个薄膜磁阻单元通过长方体硅基底内部的硅通孔导线相互连接,所述硅通孔导线从长方体硅基底的三个相邻面垂直延伸到长方体硅基底内部进行连通;三个薄膜磁阻单元均设置有金属电极,所述硅通孔导线与三个薄膜磁阻单元的金属电极形成为一体。本申请本申请通过硅通孔导线实现三个薄膜磁阻单元的电气互联,集成度高、可靠性强,同时充分利用垂直空间实现高密度三维磁传感器的集成,体积小、功耗低。
-
公开(公告)号:CN115360295A
公开(公告)日:2022-11-18
申请号:CN202211292154.3
申请日:2022-10-21
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 西安交通大学
Abstract: 本申请涉及磁传感器领域,提供一种基于长方体硅基通孔的三维磁传感器及其制造方法。所述基于长方体硅基通孔的三维磁传感器,包括长方体硅基底和三个薄膜磁阻单元,三个薄膜磁阻单元分别形成于长方体硅基底的三个相邻面的表面,三个薄膜磁阻单元通过长方体硅基底内部的硅通孔导线相互连接,所述硅通孔导线从长方体硅基底的三个相邻面垂直延伸到长方体硅基底内部进行连通;三个薄膜磁阻单元均设置有金属电极,所述硅通孔导线与三个薄膜磁阻单元的金属电极形成为一体。本申请本申请通过硅通孔导线实现三个薄膜磁阻单元的电气互联,集成度高、可靠性强,同时充分利用垂直空间实现高密度三维磁传感器的集成,体积小、功耗低。
-
公开(公告)号:CN116190438A
公开(公告)日:2023-05-30
申请号:CN202211100004.8
申请日:2022-09-07
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 西安电子科技大学
IPC: H01L29/778 , H01L21/335 , H01L29/40
Abstract: 本发明涉及一种AlGaN/GaN垂直型高电子迁移率晶体管及其制作方法;是解决场板技术应用到具有垂直型漂移区的器件中时,会出现垂直型漂移区容易受电荷不平衡的影响,从而影响到导通电流的问题;包括GaN材料的衬底;依次生长在衬底上方的N型漂移区、GaN沟道层和AlGaN势垒层,在AlGaN势垒层上表面形成的源区,源区内设置源极;在N型漂移区左右两侧形成相同数量的P型浮空埋层,在N型漂移区上部形成P型阻挡层;通过对N型漂移区、P型阻挡层、GaN沟道层和AlGaN势垒层中部贯通刻蚀形成多层台阶状介质沟槽,介质沟槽的每侧内壁上设置有多层台阶状的氧化层,在两侧氧化层之间淀积SIPOS场板;在SIPOS场板上方淀积多晶硅,设置在多晶硅上方的栅极和钝化层,两个源极共接。
-
公开(公告)号:CN119966428A
公开(公告)日:2025-05-09
申请号:CN202510030278.1
申请日:2025-01-08
Applicant: 北京智芯微电子科技有限公司
Abstract: 本发明实施例提供一种LIN总线接收机电路、芯片及电子设备,属于电路设计领域。所述电路包括:输入级电路,用于接入并预处理电源电压和LIN总线电压;比较电路,用于针对预处理后的所述电源电压和所述LIN总线电压,进行两者之间以电流作为参量的比较,并根据比较结果输出所述LIN总线的翻转阈值以及实现所述翻转阈值的迟滞;以及输出级电路,用于根据所述翻转阈值来输出接收机输出电平信号。本发明实施例设计了迟滞比较电路,针对LIN接收机翻转阈值引入了迟滞量,据此大大提高了LIN总线的抗电磁干扰能力及翻转阈值精度。
-
公开(公告)号:CN119937700A
公开(公告)日:2025-05-06
申请号:CN202510005143.X
申请日:2025-01-02
Applicant: 北京智芯微电子科技有限公司 , 长安大学
IPC: G05F1/56
Abstract: 本发明提供一种带隙基准电压源和芯片,属于电子电路技术领域。带隙基准电压源包括:运算放大器;带隙基准核心电路,与所述运算放大器的第一输入端和第二输入端电连接,用于为所述运算放大器的所述第一输入端和所述第二输入端提供输入电压;电流负反馈回路,与所述运算放大器的输出端电连接,用于通过电流负反馈稳定所述运算放大器的所述输出端输出的带隙基准电压。本发明用以解决传统的带隙基准电压源需要额外的电路模块来为整个电路提偏置电流,这大大增加功耗,同时产生的偏置电流受温度影响很大,从而影响基准电压的温度系数的缺陷。
-
公开(公告)号:CN116722845B
公开(公告)日:2025-01-17
申请号:CN202310780940.6
申请日:2023-06-28
Applicant: 北京智芯微电子科技有限公司
IPC: H03K5/24
Abstract: 本发明公开了一种比较器、芯片及电子设备,其中,比较器包括:预放大电路、锁存电路和校正电路,校正电路包括第一校正单元、存储单元和第二校正单元,第一校正单元与预放大电路的差分输入端相连,预放大电路的差分输出端通过存储单元与锁存电路的差分输入端相连,第二校正单元与锁存电路的差分输入端相连,其中,在失调存储阶段,通过第一校正单元将预放大电路的输入失调电压存储至存储单元,通过第二校正单元将锁存电路的输入失调电压存储至存储单元,以在信号比较阶段,通过存储单元的电压校正预放大电路的输入失调电压和锁存电路的输入失调电压,由此,使比较器具有较高的比较精度。
-
公开(公告)号:CN114325301B
公开(公告)日:2025-01-17
申请号:CN202111368082.1
申请日:2021-11-18
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网浙江省电力有限公司 , 国家电网有限公司
IPC: G01R31/28
Abstract: 本发明实施例提供一种用于ADC芯片的测试设备及方法,属于芯片测试技术领域。所述设备包括:电源变换模块、运算放大器、以及ATE,所述电源变换模块用于将所述ATE的DPS模块输出的单电源电压变换成满足所述运算放大器的驱动电源需求的双电源电压;所述运算放大器用于对所述ATE输出的第一测试信号进行放大以生成第二测试信号,所述第二测试信号满足被测ADC芯片的输入幅度需求;所述被测ADC芯片对所述第二测试信号进行模数转换并将模数转换后的信号输入至所述ATE;以及所述ATE用于基于所述模数转换后的信号获得并输出所述被测ADC芯片的测试参数。所述技术方案能够实现要求高摆幅输入的ADC芯片的测试。另外,具有成本低、体积小、易于编程控制等优点。
-
公开(公告)号:CN118554758A
公开(公告)日:2024-08-27
申请号:CN202410687069.X
申请日:2024-05-30
Applicant: 福州大学 , 北京智芯微电子科技有限公司
Abstract: 本发明提供一种类比运放功率级的自适应死区产生和过零检测复用电路类比运放功率级的自适应死区产生和过零检测复用电路,利用开关电源开关节点同时包含了过零信息与死区时间信息这一特点,将两个电路中的检测电路相结合的电路,在具有良好自适应过零检测与自适应死区时间控制的基础上实现了更小的电路面积与功耗。
-
公开(公告)号:CN118330337A
公开(公告)日:2024-07-12
申请号:CN202410267548.6
申请日:2024-03-08
Applicant: 北京智芯微电子科技有限公司
Abstract: 本申请公开了一种测试板使用时长确定方法、装置及系统,方法包括:获取测试板在每次HTOL测试时的工作参数;根据测试板在每次HTOL测试时的工作参数确定测试板在每次HTOL测试时处于高温供电状态的时长、处于高温未供电状态的时长及处于供电非高温状态的时长;根据测试板在每次HTOL测试时处于高温供电状态的时长、处于高温未供电状态的时长及处于供电非高温状态的时长确定测试板的累计使用时长。本申请公开的上述技术方案,基于测试板的实际工作参数确定测试板的累计使用时长,以提高测试板累计使用时长确定的准确性和可靠性,从而便于在合适时刻对测试板进行更换,以提高测试板利用率,降低HTOL测试成本。
-
公开(公告)号:CN117978174A
公开(公告)日:2024-05-03
申请号:CN202410121712.2
申请日:2024-01-29
Applicant: 北京智芯微电子科技有限公司
Abstract: 本公开涉及电路技术领域,具体涉及一种逐次逼近模数转换电路、控制方法、装置、设备及介质,所述逐次逼近模数转换电路包括第一采样模块、第二采样模块、第三采样模块、第四采样模块、比较器模块和控制逻辑电路,其中,每个采样模块包括对应的电容阵列、开关阵列以及开关单元,控制逻辑电路用于控制每个开关单元以及采样模块的开关阵列中的每个开关的状态。在该方案中,可以由各个采样模块的电容阵列中每个电容的下极板进行采样,避免了采样开关电荷注入不确定性导致电容采到的电荷量变化较大的问题,提高了逐次逼近模数转换的精度;同时,该方案还可以减少共模电压的使用,节省了功耗。
-
-
-
-
-
-
-
-
-