公开(公告)号：CN1674222B

公开(公告)日：2011-02-23

申请号：CN200510062754.0

申请日：2005-03-25

Applicant: 夏普株式会社

Inventor： 高藤裕 ,  福岛康守 ,  守口正生

IPC: H01L21/00 ,  H01L27/10 ,  H01L29/00 ,  G02F1/136 ,  G09F9/30 ,  G09G3/00

Abstract: 本发明的半导体基板具有：单晶Si基板，具有包含沟道区、源区和漏区的活性层，不具有阱结构和沟道截止区；栅绝缘膜，形成在上述单晶Si基板上；栅电极，形成在上述栅绝缘膜上；LOCOS氧化膜，形成在上述活性层的周围的上述单晶Si基板上，膜厚比上述栅绝缘膜的膜厚厚；以及绝缘膜，形成在上述栅电极和LOCOS氧化膜上。由此，提供一种半导体基板、半导体装置和它们的制造方法，在大型绝缘基板上形成非单晶Si半导体元件和单晶Si半导体元件而制造集成了高性能系统的半导体装置的情况下，能简化单晶Si部分的制造工序，且在转印到大型绝缘基板上后，不用高精度的光刻蚀法就能实现微细的单晶Si半导体元件的元件分离。

公开(公告)号：CN101911247A

公开(公告)日：2010-12-08

申请号：CN200880122343.8

申请日：2008-09-25

Applicant: 夏普株式会社

Inventor： 福岛康守 ,  富安一秀 ,  高藤裕 ,  多田宪史 ,  竹井美智子

IPC: H01L21/02 ,  H01L21/329 ,  H01L21/331 ,  H01L21/336 ,  H01L27/12 ,  H01L29/732 ,  H01L29/786

CPC classification number: H01L27/1266 ,  H01L21/76254 ,  H01L27/1214 ,  H01L29/6659 ,  H01L29/66772 ,  H01L29/7833

Abstract: 本发明具有：在基体层形成器件部的器件部形成工序、在基体层形成剥离层的剥离层形成工序、把形成有器件部的基体层粘贴到基板的粘贴工序、以及通过把粘贴到基板的基体层加热沿着剥离层分离去除基体层的深度方向的一部分的分离工序；进一步地，还包括在分离工序之后进行的用来调整元件的P型区域的杂质浓度向基体层离子注入P型杂质元素的离子注入工序。

公开(公告)号：CN101694847A

公开(公告)日：2010-04-14

申请号：CN200910207679.0

申请日：2003-09-25

Applicant: 夏普株式会社

Inventor： 高藤裕 ,  糸贺隆志

IPC: H01L27/12 ,  H01L27/146 ,  H01L27/148 ,  H01L21/84 ,  G02F1/1362 ,  G02F1/1368

CPC classification number: H01L27/1266 ,  H01L21/26506 ,  H01L21/26566 ,  H01L21/2658 ,  H01L21/76254 ,  H01L27/1229 ,  H01L27/1251 ,  H01L27/3244 ,  H01L29/78603 ,  H01L29/78654 ,  H01L29/78666 ,  H01L29/78675 ,  H01L2221/68363 ,  H01L2224/24226 ,  H01L2924/01019 ,  H01L2924/01021 ,  H01L2924/01046 ,  H01L2924/01057 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/12032 ,  H01L2924/12041 ,  H01L2924/12044 ,  H01L2924/1305 ,  H01L2924/13091 ,  H01L2924/00

Abstract: 本发明公开了一种单晶硅基板、SOI基板、半导体装置、显示装置、以及半导体装置的制造方法。本发明的半导体装置在绝缘基板上具有，包含由SiO2膜、多晶硅构成的非单晶硅薄膜的MOS型的非单晶硅薄膜晶体管，具有单晶硅薄膜的MOS型的单晶硅薄膜晶体管，金属配线。由此，形成非单晶硅薄膜和单晶硅薄膜设备，提供集成高性能系统的半导体装置以及其制造方法，以及形成该半导体装置的单晶硅薄膜设备的单晶硅基板。

公开(公告)号：CN101401195A

公开(公告)日：2009-04-01

申请号：CN200680053839.5

申请日：2006-12-13

Applicant: 夏普株式会社

Inventor： 竹井美智子 ,  富安一秀 ,  福岛康守 ,  高藤裕

IPC: H01L21/336 ,  H01L21/02 ,  H01L21/265 ,  H01L21/324 ,  H01L27/12 ,  H01L29/786

CPC classification number: H01L21/26513 ,  H01L21/26506 ,  H01L21/324 ,  H01L27/1214 ,  H01L27/1266 ,  H01L29/66772 ,  H01L29/78603

Abstract: 本发明提供一种半导体元件的转印方法和半导体装置的制造方法以及半导体装置，利用离子注入的剥离方法，将形成于单结晶硅晶片(5)上的晶体管(70)暂时转印至第一临时支撑基板(30)上，在高温下对该第一临时支撑基板(30)实施热处理，恢复上述转印时在单结晶硅晶片(5)的晶体管沟道中产生的结晶缺陷，然后，将该晶体管(70)制成芯片并转印至TFT基板(80)上。制成芯片的晶体管(70)的转印使用离子注入的剥离方法以外的方法。

公开(公告)号：CN101351872A

公开(公告)日：2009-01-21

申请号：CN200680050353.6

申请日：2006-10-13

Applicant: 夏普株式会社

Inventor： 福岛康守 ,  高藤裕 ,  竹井美智子 ,  富安一秀

IPC: H01L21/336 ,  H01L21/02 ,  H01L21/76 ,  H01L21/762 ,  H01L21/8238 ,  H01L27/08 ,  H01L27/092 ,  H01L27/12 ,  H01L29/786

CPC classification number: H01L21/26506 ,  H01L21/76254 ,  H01L21/823475 ,  H01L21/823481 ,  H01L21/84 ,  H01L27/12 ,  H01L29/6659 ,  H01L29/7833

Abstract: 本发明公开了一种半导体装置及其制造方法。进行在形成有元件隔离区域的第二区域的至少一部分平坦区域以相等的厚度形成第一平坦化膜的第一平坦化膜形成工序、在第一平坦化膜之间形成具有与第一平坦化膜的表面相接的平坦表面的第二平坦化膜的第二平坦化膜形成工序、通过第一平坦化膜或第二平坦化膜将剥离用物质离子注入到基体层中来形成剥离层的剥离层形成工序、以及沿着剥离层将基体层的一部分分离的分离工序。

公开(公告)号：CN102738216A

公开(公告)日：2012-10-17

申请号：CN201210185646.2

申请日：2008-10-22

Applicant: 夏普株式会社

Inventor： 高藤裕 ,  中川和男 ,  福岛康守 ,  富安一秀 ,  竹井美智子

IPC: H01L29/10 ,  H01L27/12

CPC classification number: H01L27/1266 ,  H01L21/76254 ,  H01L27/1214 ,  H01L27/1229 ,  H01L29/1054 ,  H01L29/1608 ,  H01L29/665 ,  H01L29/66772

Abstract: 本发明提供在包含转印至耐热性差的绝缘基板上的单晶半导体薄膜的单晶半导体元件中，能够提高晶体管特性和减小配线电阻的半导体装置、带有单晶半导体薄膜的基板和它们的制造方法。本发明为在绝缘基板上具备包含单晶半导体薄膜的多个单晶半导体元件的半导体装置，该半导体装置的特征在于：该绝缘基板的耐热温度为600℃以下，该多个单晶半导体元件为MOS晶体管，该MOS晶体管层叠有：第一栅极电极和侧壁；栅极绝缘膜；和该单晶半导体薄膜，该第一栅极电极与该单晶半导体薄膜的沟道自匹配，该侧壁与该单晶半导体薄膜的LDD区域自匹配，该第一栅极电极和该侧壁与该单晶半导体薄膜相比配置在上层。

公开(公告)号：CN101874294B

公开(公告)日：2012-10-03

申请号：CN200880117658.3

申请日：2008-11-14

Applicant: 夏普株式会社

Inventor： 竹井美智子 ,  福岛康守 ,  富安一秀 ,  守口正生 ,  高藤裕

IPC: H01L21/336 ,  H01L21/02 ,  H01L27/12 ,  H01L29/786

CPC classification number: H01L27/1266 ,  H01L21/76254 ,  H01L27/1214

Abstract: 本发明公开了一种半导体装置的制造方法、半导体装置及显示装置。该半导体装置的制造方法包括第一工序、第二工序、第三工序以及第四工序，在该第一工序中形成包括器件部的基体层，该器件部具有栅极电极以及覆盖该栅极电极而形成的平坦的层间绝缘膜，在该第二工序中，利用离子注入法向基体层注入剥离用物质，来形成剥离层，在该第三工序中，将基体层贴在基板上，在该第四工序中，沿剥离层分离并除去基体层的一部分，栅极电极及层间绝缘膜的剥离用物质的注入射程实质上相等。

公开(公告)号：CN102687269A

公开(公告)日：2012-09-19

申请号：CN201080059548.3

申请日：2010-12-02

Applicant: 夏普株式会社

Inventor： 富安一秀 ,  高藤裕 ,  福岛康守 ,  多田宪史 ,  松本晋

IPC: H01L25/04 ,  H01L25/18

CPC classification number: H01L27/1266 ,  C09J7/387 ,  G02F1/13454 ,  H01L25/0655 ,  H01L27/1229 ,  H01L27/124 ,  H01L27/1251 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体装置(130)，其具备：被接合基板(100)；薄膜元件(80)，其形成于被接合基板(100)上；以及半导体元件(90a)，其接合到被接合基板(100)上，是在半导体元件主体(50)的被接合基板(100)侧层叠多个基底层(51～54)而形成的，多个基底层(51～54)分别具有绝缘层和层叠于该绝缘层的电路图案，最靠被接合基板(100)侧的基底层(54)具有电路图案被引出到薄膜元件(80)侧而形成的延设部(E)，在薄膜元件(80)与半导体元件(90a)之间设有树脂层(120)，薄膜元件(80)和半导体元件主体(50)通过设于树脂层(120)上的连接配线(121a)、延设部(E)以及各电路图案而相互连接。

公开(公告)号：CN101878534B

公开(公告)日：2012-07-04

申请号：CN200880117043.0

申请日：2008-09-19

Applicant: 夏普株式会社

Inventor： 福岛康守 ,  高藤裕 ,  多田宪史

IPC: H01L29/786 ,  H01L21/02 ,  H01L21/336 ,  H01L27/12

CPC classification number: H01L21/84 ,  H01L21/76254 ,  H01L27/12 ,  H01L29/78603 ,  H01L29/78621

Abstract: 本发明提供一种半导体装置和显示装置。该半导体装置(10)通过由剥离层剥离一部分而形成的包含CMOS晶体管(3)的半导体基板(1)与玻璃基板(2)相互贴合而构成。与NMOS晶体管(3n)的沟道区域(35n)同一导电型的P型、并且比沟道区域(35n)高浓度的p型高浓度杂质区域(39n)，与沟道区域(35n)电连接而形成，以使得沟道区域(35n)的电位被固定。与PMOS晶体管(3p)的沟道区域(35p)同一导电型的N型、并且比沟道区域(35p)高浓度的N型高浓度杂质区域(39p)，与沟道区域(35p)电连接而形成，以使得沟道区域(35p)的电位被固定。由此，提供一种通过抑制薄膜晶体管的特性变动能够实现高性能化的半导体装置和包括该半导体装置的显示装置。

公开(公告)号：CN102265380A

公开(公告)日：2011-11-30

申请号：CN200980152604.5

申请日：2009-11-25

Applicant: 夏普株式会社

Inventor： 松本晋 ,  高藤裕 ,  福岛康守 ,  富安一秀 ,  多田宪史

IPC: H01L21/02 ,  H01L21/336 ,  H01L27/12 ,  H01L29/786

CPC classification number: H01L27/1266

Abstract: 本发明提供一种半导体装置及其制造方法。半导体装置包括：被接合基板(10a)；和与被接合基板(10a)接合且形成有元件图案(T)的半导体元件部(25aa)，在被接合基板(10a)和半导体元件部(25aa)的接合界面，在被接合基板(10a)和半导体元件部(25aa)中的至少一个形成有凹部(23a)。