公开(公告)号：CN118804812A

公开(公告)日：2024-10-18

申请号：CN202380022965.8

申请日：2023-02-23

Applicant: 应用材料公司

Inventor： 骆英东 ,  王康康 ,  类维生 ,  邓晓培 ,  埃莉卡·陈 ,  罗康 ,  拉米·胡拉尼 ,  卢多维克·戈代 ,  张代化

IPC: B23K26/38 ,  B23K26/402 ,  B23K26/60 ,  B23K26/70

Abstract: 揭露了从光学元件基板切割光学元件的方法。这些方法包括仅在光学元件上方设置保护涂层。该光学元件基板包括设置在光学元件基板的表面上的光学元件，这些光学元件之间有区域。由保护涂层暴露光学元件基板的这些区域。该保护涂层包含聚合物、溶剂和添加剂。该方法进一步包括：经由固化工艺固化保护涂层，使得在通过该固化工艺移除溶剂之后该保护涂层是水溶性的；通过将激光束投射到光学元件之间的区域来从光学元件基板切割光学元件；以及将该保护涂层暴露于水以从经切割的光学元件移除该保护涂层。

公开(公告)号：CN110998826B

公开(公告)日：2023-09-22

申请号：CN201880045337.0

申请日：2018-05-11

Applicant: 应用材料公司

Inventor： 类维生 ,  朴怀生 ,  艾杰伊·库玛 ,  布拉德·伊顿

IPC: H01L21/78 ,  H01L21/76 ,  H01L21/67 ,  H01L21/683

Abstract: 描述了切割半导体晶片的方法。在一个示例中，一种对在其上具有多个集成电路的晶片进行切割的方法包含：将晶片切割成设置在切割带上的多个单切裸片(singulated die)。所述方法还包含在切割带上的多个单切裸片上方和之间形成材料层。所述方法还包括使切割带扩展，其中在扩展期间在材料层上收集多个颗粒。

公开(公告)号：CN116547407A

公开(公告)日：2023-08-04

申请号：CN202180081604.1

申请日：2021-11-29

Applicant: 应用材料公司

Inventor： 亚历杭德罗·塞维拉 ,  类维生 ,  吉里什库马尔·哥帕拉克里希南奈尔 ,  叶芝莫兰·朗萨米 ,  戴维·马萨尤基·石川 ,  苏布拉曼亚·P·赫尔勒

IPC: C23C16/40

Abstract: 示例性处理方法可以包括转移第一喷头下的锂膜。该方法可以包括通过第一喷头将氧化剂气体引入到锂膜上。该方法可以包括在锂膜上形成氧化物单层。氧化物单层可以是或包括吸附在锂膜上的氧化剂气体。该方法可以包括在形成氧化物单层之后转移第二喷头下的锂膜。该方法可以包括通过第一喷头将碳源气体引入到锂膜上。该方法还可以包括通过氧化物单层与碳源气体的反应将氧化物单层转化为碳酸盐钝化层。

公开(公告)号：CN112689892A

公开(公告)日：2021-04-20

申请号：CN201980059540.8

申请日：2019-08-02

Applicant: 应用材料公司

Inventor： 类维生 ,  布拉德·伊顿 ,  艾杰伊·库玛

IPC: H01L21/78 ,  H01L21/76 ,  B23K26/38 ,  H01L21/027 ,  H01L21/3065 ,  H01L21/67

Abstract: 描述切割半导体晶片的方法，各晶片具有多个集成电路。在实例中，切割具有多个集成电路的半导体晶片的方法包含于半导体晶片上方形成掩模，所述掩模包括覆盖并保护集成电路的层。以激光刻划工艺图案化掩模，以提供具有间隙的经图案化的掩模，从而暴露介于集成电路间的半导体晶片的区域。在图案化掩模之后进行穿透处理，穿透处理包含第一物理轰击操作、第二反复的各向同性及定向等离子体蚀刻操作及第三定向穿透操作。在进行穿透处理之后，穿过经图案化的掩模中的间隙等离子体蚀刻半导体晶片，以分割集成电路。

公开(公告)号：CN106716602A

公开(公告)日：2017-05-24

申请号：CN201580031646.9

申请日：2015-05-05

Applicant: 应用材料公司

Inventor： 类维生 ,  P·库玛 ,  B·伊顿 ,  A·库玛

IPC: H01L21/301 ,  H01L21/78

CPC classification number: H01L21/82 ,  H01L21/3065 ,  H01L21/67 ,  H01L21/67069 ,  H01L21/67092 ,  H01L21/67109 ,  H01L21/67207 ,  H01L21/78

Abstract: 描述了切割半导体晶片的方法及设备，每一晶片具有多个集成电路。在示例中，切割具有多个集成电路的半导体晶片的方法涉及将基板载体所支撑的基板引入等离子体蚀刻腔室中。基板在其上具有经图案化的掩模，该经图案化的掩模覆盖集成电路并暴露基板的划道。基板载体具有背侧。该方法也涉及在等离子体蚀刻腔室的夹盘上支撑基板载体的背侧的至少一部分。该方法也涉及冷却基板载体的基本上全部的背侧，该冷却涉及由夹盘冷却基板载体的背侧的至少第一部分。该方法也涉及在执行冷却基板载体的基本上全部的背侧的同时经由划道等离子体蚀刻基板以切单集成电路。

公开(公告)号：CN103718287B

公开(公告)日：2017-03-15

申请号：CN201280038309.9

申请日：2012-07-05

Applicant: 应用材料公司

Inventor： 类维生 ,  B·伊顿 ,  M·R·亚拉曼希里 ,  S·辛格 ,  A·库玛 ,  A·伊耶

IPC: H01L21/78 ,  H01L21/301 ,  H01L21/3065

CPC classification number: H01L21/3065 ,  B23K26/00 ,  B23K26/0006 ,  B23K26/0624 ,  B23K26/0661 ,  B23K26/0676 ,  B23K26/083 ,  B23K26/0869 ,  B23K26/361 ,  B23K26/40 ,  B23K26/53 ,  B23K37/047 ,  B23K2103/50 ,  B23K2103/56 ,  H01L21/67207 ,  H01L21/78

Abstract: 本发明描述切割各具有多个集成电路的半导体晶圆的方法。所述方法包括在所述半导体晶圆上方形成掩模。所述掩模由覆盖及保护所述集成电路的层所组成。以分裂束激光划线处理将所述掩模图案化，以提供具有多个间隙的经图案化的掩模。所述图案化曝露位于所述集成电路之间所述半导体晶圆的区域。之后，透过经图案化的掩模上的所述间隙蚀刻所述半导体晶圆，以单分所述集成电路。

公开(公告)号：CN103703545B

公开(公告)日：2016-11-02

申请号：CN201280033929.3

申请日：2012-05-31

Applicant: 应用材料公司

Inventor： S·辛格 ,  B·伊顿 ,  A·库玛 ,  类维生 ,  J·M·霍尔登 ,  M·R·亚拉曼希里 ,  T·J·伊根

IPC: H01L21/301

CPC classification number: H01L21/67069 ,  B23K26/0624 ,  B23K26/064 ,  B23K26/36 ,  B23K26/364 ,  B23K26/40 ,  B23K26/402 ,  B23K2103/172 ,  B23K2103/50 ,  H01L21/3065 ,  H01L21/3081 ,  H01L21/67092 ,  H01L21/67207 ,  H01L21/6836 ,  H01L21/68707 ,  H01L21/78 ,  H01L2221/68327 ,  H01L2221/68377

Abstract: 本发明描述了切割半导体晶圆的方法，每一晶圆具有多个集成电路。方法包括以下步骤：在半导体晶圆上方形成掩模，所述掩模由覆盖及保护集成电路的层组成。半导体晶圆由基板载具支撑。随后用激光划线工艺图案化掩模，以提供具有间隙的图案化掩模，从而曝露半导体晶圆在集成电路之间的区域。随后在由基板载具支撑时穿过图案化掩模中的间隙蚀刻半导体晶圆，以切割集成电路。

公开(公告)号：CN103718287A

公开(公告)日：2014-04-09

申请号：CN201280038309.9

申请日：2012-07-05

Applicant: 应用材料公司

Inventor： 类维生 ,  B·伊顿 ,  M·R·亚拉曼希里 ,  S·辛格 ,  A·库玛 ,  A·伊耶

IPC: H01L21/78 ,  H01L21/301 ,  H01L21/3065

CPC classification number: H01L21/3065 ,  B23K26/00 ,  B23K26/0006 ,  B23K26/0624 ,  B23K26/0661 ,  B23K26/0676 ,  B23K26/083 ,  B23K26/0869 ,  B23K26/361 ,  B23K26/40 ,  B23K26/53 ,  B23K37/047 ,  B23K2103/50 ,  B23K2103/56 ,  H01L21/67207 ,  H01L21/78

Abstract: 本发明描述切割各具有多个集成电路的半导体晶圆的方法。所述方法包括在所述半导体晶圆上方形成掩模。所述掩模由覆盖及保护所述集成电路的层所组成。以分裂束激光划线处理将所述掩模图案化，以提供具有多个间隙的经图案化的掩模。所述图案化曝露位于所述集成电路之间所述半导体晶圆的区域。之后，透过经图案化的掩模上的所述间隙蚀刻所述半导体晶圆，以单分所述集成电路。

公开(公告)号：CN103703545A

公开(公告)日：2014-04-02

申请号：CN201280033929.3

申请日：2012-05-31

Applicant: 应用材料公司

Inventor： S·辛格 ,  B·伊顿 ,  A·库玛 ,  类维生 ,  J·M·霍尔登 ,  M·R·亚拉曼希里 ,  T·J·伊根

IPC: H01L21/301

CPC classification number: H01L21/67069 ,  B23K26/0624 ,  B23K26/064 ,  B23K26/36 ,  B23K26/364 ,  B23K26/40 ,  B23K26/402 ,  B23K2103/172 ,  B23K2103/50 ,  H01L21/3065 ,  H01L21/3081 ,  H01L21/67092 ,  H01L21/67207 ,  H01L21/6836 ,  H01L21/68707 ,  H01L21/78 ,  H01L2221/68327 ,  H01L2221/68377

Abstract: 本发明描述了切割半导体晶圆的方法，每一晶圆具有多个集成电路。方法包括以下步骤：在半导体晶圆上方形成掩模，所述掩模由覆盖及保护集成电路的层组成。半导体晶圆由基板载具支撑。随后用激光划线工艺图案化掩模，以提供具有间隙的图案化掩模，从而曝露半导体晶圆在集成电路之间的区域。随后在由基板载具支撑时穿过图案化掩模中的间隙蚀刻半导体晶圆，以切割集成电路。

公开(公告)号：CN118571796A

公开(公告)日：2024-08-30

申请号：CN202410791002.0

申请日：2019-02-13

Applicant: 应用材料公司

Inventor： 朴正来 ,  詹姆斯·S·帕帕努 ,  艾杰伊·库玛 ,  类维生

IPC: H01L21/67 ,  H01L21/78 ,  H01L21/76 ,  H01L21/033 ,  B23K26/362 ,  B23K26/402 ,  B23K26/70

Abstract: 本案描述切割半导体晶片的方法。在一实例中，切割在其上具有集成电路的半导体晶片的方法包括在半导体晶片上方形成掩模，所述掩模由覆盖并保护集成电路的层组成。接着利用多程激光划刻工艺图案化掩模以提供具有间隙的图案化掩模，所述间隙暴露在集成电路之间的半导体晶片区域，多程激光划刻工艺包括沿第一边缘划刻路径的第一程、沿中心划刻路径的第二程、沿第二边缘划刻路径的第三程、沿第二边缘划刻路径的第四程、沿中心划刻路径的第五程及沿第一边缘划刻路径的第六程。然后穿过图案化掩模中的间隙等离子体蚀刻半导体晶片以单体化集成电路。