-
公开(公告)号：CN105280574A
公开(公告)日：2016-01-27
申请号：CN201410337955.6
申请日：2014-07-16
Applicant: 日月光半导体制造股份有限公司
Inventor： 李志成
CPC classification number: H01L2224/12105 , H01L2224/73267 , H01L2224/92244
Abstract: 本发明涉及一种元件嵌入式封装结构及其制造方法。所述元件嵌入式封装结构包含：载体，所述载体具有上表面及相对于所述上表面的下表面；粘着层，其设置于所述载体的上表面上；至少一个裸片，其通过所述粘着层附着于所述载体上，所述至少一个裸片具有至少一个接垫；第一电介质层，其通过所述粘着层附着于所述载体上，所述第一电介质层具有容纳所述至少一个裸片的开口；以及第二电介质层，其设置在所述第一电介质层上，其中至少部分所述第二电介质层填入所述开口且围绕所述至少一个裸片，所述第二电介质层具有至少一个开口，其露出所述至少一个裸片的所述接垫。
-
公开(公告)号：CN102142405B
公开(公告)日：2015-04-15
申请号：CN201110045794.X
申请日：2011-02-25
Applicant: 日月光半导体制造股份有限公司
Inventor： 李志成
CPC classification number: H01L24/97 , H01L2224/0401 , H01L2224/04105 , H01L2224/12105 , H01L2224/13022 , H01L2224/13024 , H01L2224/19 , H01L2224/32225 , H01L2224/73267 , H01L2224/8314 , H01L2224/92244 , H01L2224/97 , H01L2224/83 , H01L2224/82 , H01L2924/00012
Abstract: 本发明公开一种半导体封装结构及其制作方法。该半导体封装结构包括基板、环状阻挡体、粘着层、芯片、第一介电层以及重布线路结构。环状阻挡体配置基板的上表面上且与基板定义出容置凹穴。芯片配置于容置凹穴内且透过粘着层而固定于基板上。芯片具有远离基板的上表面的有源面以及配置于有源面上的多个接垫。第一介电层配置于上表面上且环绕芯片。重布线路结构配置于第一介电层上且包括至少一与芯片的接垫电性连接的图案化导电层。
-
公开(公告)号：CN103151317A
公开(公告)日：2013-06-12
申请号：CN201310056183.4
申请日：2013-02-21
Applicant: 日月光半导体制造股份有限公司
CPC classification number: H01L24/73 , H01L2224/16225 , H01L2224/32225 , H01L2224/48091 , H01L2224/73265 , H01L2924/00014
Abstract: 本发明的实施例提供半导体封装结构及其制造方法。半导体封装结构包括一基板、一第一半导体元件、一第二半导体元件以及一黏着层。第一半导体元件设置在基板上，第一半导体元件具有一侧面。第二半导体元件相邻于第一半导体元件设置在基板上，第二半导体元件具有相对于第一半导体元件的侧面的一侧面。黏着层设置在第一半导体元件和第二半导体元件之间，黏着第一半导体元件的侧面和第二半导体元件的侧面。
-
公开(公告)号：CN101866905B
公开(公告)日：2012-05-30
申请号：CN200910132841.7
申请日：2009-04-16
Applicant: 日月光半导体制造股份有限公司
Inventor： 李志成
IPC: H01L23/498 , H01L23/13 , H01L21/48
Abstract: 本发明是一种基板结构及其制造方法。基板结构包括一基材、一第一绝缘层、一导电部、一第二绝缘层、一种子层及一导电层。基材具有一第一线路层及一第二线路层，分别形成于基板的相对两面。第一绝缘层形成于第一线路层上，第一绝缘层具有一第一绝缘层开口，第一绝缘层开口于第一绝缘层的外表面露出一第一开口。导电部形成于第一绝缘层开口，用以与一芯片电性连接，且导电部被第一开口的边缘所围绕。第二绝缘层形成于第二线路层上，第二绝缘层具有一第二绝缘层开口。种子层形成于第二绝缘层开口内。导电层形成于种子层上，用以与一电路板电性连接。
-
公开(公告)号：CN101866905A
公开(公告)日：2010-10-20
申请号：CN200910132841.7
申请日：2009-04-16
Applicant: 日月光半导体制造股份有限公司
Inventor： 李志成
IPC: H01L23/498 , H01L23/13 , H01L21/48
Abstract: 本发明是一种基板结构及其制造方法。基板结构包括一基材、一第一绝缘层、一导电部、一第二绝缘层、一种子层及一导电层。基材具有一第一线路层及一第二线路层，分别形成于基板的相对两面。第一绝缘层形成于第一线路层上，第一绝缘层具有一第一绝缘层开口，第一绝缘层开口于第一绝缘层的外表面露出一第一开口。导电部形成于第一绝缘层开口，用以与一芯片电性连接，且导电部被第一开口的边缘所围绕。第二绝缘层形成于第二线路层上，第二绝缘层具有一第二绝缘层开口。种子层形成于第二绝缘层开口内。导电层形成于种子层上，用以与一电路板电性连接。
-
Patent Agency Ranking
公开(公告)号：CN101772273A
公开(公告)日：2010-07-07
申请号：CN200910002948.X
申请日：2009-01-07
Applicant: 日月光半导体制造股份有限公司
Inventor： 李志成
Abstract: 本发明是一种基板结构及其制造方法。制造方法包括以下步骤。首先，提供一基材，基材包括一绝缘层。接着，提供一光掩模。再来，提供一等离子体，透过光掩模于绝缘层上蚀刻出一沟槽图案，沟槽图案的一槽底面为平面。然后，形成一埋入式线路层于沟槽图案上。至此，完成基板结构。此外，可重复上述流程，以使基板增层成多层板。
-
公开(公告)号：CN113611682A
公开(公告)日：2021-11-05
申请号：CN202110873024.8
申请日：2021-07-30
Applicant: 日月光半导体制造股份有限公司
IPC: H01L23/495 , H01L23/488 , H01L21/50
Abstract: 本公开提供的半导体封装结构及其制造方法，通过在引线框架中增加与重布线层接合的延伸部，将延伸部作为重布线层的基底，减少了重布线层与模封层的接触面积，因此可以有效降低重布线层剥落的风险。
-
公开(公告)号：CN112310030A
公开(公告)日：2021-02-02
申请号：CN201910927134.0
申请日：2019-09-27
Applicant: 日月光半导体制造股份有限公司
IPC: H01L23/498 , H01L23/485 , H01L21/48 , H01L21/60
Abstract: 一种半导体装置封装包含第一电路层、第二电路层、第一半导体裸片及第二半导体裸片。所述第一电路层包含第一表面和与所述第一表面相对的第二表面。所述第二电路层安置在所述第一电路层的所述第一表面上。所述第一半导体裸片安置在所述第一电路层及所述第二电路层上，且电性连接到所述第一电路层和所述第二电路层。所述第二半导体裸片安置在所述第二电路层上，且电性连接到所述第二电路层。
-
公开(公告)号：CN112054006A
公开(公告)日：2020-12-08
申请号：CN201910927126.6
申请日：2019-09-27
Applicant: 日月光半导体制造股份有限公司
IPC: H01L23/498 , H01L23/485 , H01L21/48 , H01L21/60 , H01L25/16
Abstract: 一种半导体设备封装包含第一导电结构、应力缓冲层和第二导电结构。所述第一导电结构包含衬底、嵌入于所述衬底中的至少一个第一电子组件，和安置在所述衬底上并电连接到所述第一电子组件的第一电路层。所述第一电路层包含导电布线图案。所述应力缓冲层安置在所述衬底上。所述第一电路层的所述导电布线图案延伸穿过所述应力缓冲层。所述第二导电结构安置在所述应力缓冲层和所述第一电路层上。
-
公开(公告)号：CN109841578A
公开(公告)日：2019-06-04
申请号：CN201810325626.8
申请日：2018-04-12
Applicant: 日月光半导体制造股份有限公司
IPC: H01L23/13 , H01L23/367 , H01L23/522 , H01L21/50 , H01L21/60
Abstract: 一种半导体衬底，其包含介电层、散热结构和第一图案化导电层。所述介电层具有表面。所述散热结构是由所述介电层包围的。所述散热结构限定空间并且包含空间中的液体。所述第一图案化导电层安置为邻近于所述介电层的所述表面并且以热方式与所述散热结构连接。
-
-
-
-
-
-
-
-
-
Search Results
123
records
(took 0.032 seconds)
