公开(公告)号：CN106847786B

公开(公告)日：2019-08-13

申请号：CN201611094799.0

申请日：2016-12-02

申请人： 英飞凌科技股份有限公司

发明人： T·迈尔 ,  K·普雷塞尔 ,  M·沃伊诺夫斯基

IPC分类号： H01L23/52 ,  H01L23/48 ,  H01L23/495 ,  H01L21/768 ,  H01L21/48

CPC分类号： H01L23/481 ,  H01L21/561 ,  H01L21/568 ,  H01L21/78 ,  H01L23/3128 ,  H01L23/3157 ,  H01L23/49541 ,  H01L24/19 ,  H01L24/96 ,  H01L24/97 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/16227 ,  H01L2224/18 ,  H01L2225/1035 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2924/18162

摘要： 电子装置(710)包括半导体封装结构(770)，半导体封装结构(770)具有第一主表面区域(772)和第二主表面区域(774)并包括半导体芯片(712)和连接器块(600)，半导体芯片(712)包括位于第二主表面区域(774)内的至少一个芯片垫(714)，连接器块(600)包括至少一个第一导电贯通连接部(602)和至少一个第二导电贯通连接部(604)，至少一个第一导电贯通连接部(602)和至少一个第二导电贯通连接部(604)以不同的横截面积(A1，A2)在第一主表面区域(772)与第二主表面区域(774)之间延伸并与半导体芯片(712)并排布置。

公开(公告)号：CN106449590B

公开(公告)日：2019-08-09

申请号：CN201610981072.8

申请日：2016-11-08

申请人： 华进半导体封装先导技术研发中心有限公司

发明人： 陆原 ,  陈峰

IPC分类号： H01L23/52 ,  H01L23/522 ,  H01L23/528 ,  H01L23/488 ,  H01L21/768

CPC分类号： H01L21/568 ,  H01L23/3135 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/16225 ,  H01L2224/19 ,  H01L2224/32145 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73267 ,  H01L2224/92244 ,  H01L2224/97 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2924/00014

摘要： 本发明实施例公开了一种半导体存储模块及其制作方法，所述半导体存储模块包括自下而上依次堆叠的控制芯片组和至少两个存储芯片组,相邻的两个存储芯片组的第一重布线层通过层间导电柱电连接,控制芯片组的第二重布线层与相邻的存储芯片组通过区域间导电柱电连接，存储芯片组包括依次堆叠的至少两个存储芯片，和位于至少两个存储芯片下方的第一复合绝缘层，至少两个存储芯片的第一层内导电柱错开预设角度，以与第一重布线层电连接，控制芯片组包括控制芯片，和位于控制芯片下方的第二复合绝缘层，控制芯片的第二层内导电柱与第二重布线层电连接。综上，可以提高存储模块的存储能力和控制能力，减小存储模块尺寸，以及实现存储模块的晶圆级制造。

公开(公告)号：CN105374786B

公开(公告)日：2019-08-09

申请号：CN201510504927.3

申请日：2015-08-17

申请人： ABB瑞士股份有限公司

发明人： 柳春雷 ,  迪迪埃·科泰 ,  弗兰齐斯卡·布雷姆 ,  斯拉沃·基钦

IPC分类号： H01L23/495 ,  H01L23/12 ,  H01L25/00 ,  H05K1/18 ,  H05K3/30

CPC分类号： H01L23/49861 ,  H01L21/4821 ,  H01L21/4846 ,  H01L23/142 ,  H01L23/3675 ,  H01L23/492 ,  H01L23/49537 ,  H01L23/49562 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/20 ,  H01L24/32 ,  H01L24/73 ,  H01L24/83 ,  H01L24/92 ,  H01L25/071 ,  H01L25/18 ,  H01L25/50 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/24137 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/73267 ,  H01L2224/8384 ,  H01L2224/92244 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/15153 ,  H01L2924/00

摘要： 本公开内容描述了一种功率电子模块及其制造方法。该功率电子模块包括：导电引线框架，第一半导体器件的芯片嵌入在导电引线框架中；安装在导电引线框架和第一半导体器件的芯片之上的第一PCB；以及安装在所述PCB之上的支承框架，支承框架包括其中嵌入有第二半导体器件的芯片的腔，其中，第二半导体器件的芯片位于第一半导体器件的芯片之上，并且第一PCB包括在第一半导体器件的芯片与第二半导体器件的芯片之间的第一导电路径。

公开(公告)号：CN106328603B

公开(公告)日：2019-07-05

申请号：CN201610003814.X

申请日：2016-01-04

申请人： 台湾积体电路制造股份有限公司

发明人： 胡毓祥 ,  刘重希 ,  郭宏瑞 ,  廖思豪

IPC分类号： H01L23/31 ,  H01L21/56

CPC分类号： H01L21/32 ,  G03F7/0387 ,  G03F7/039 ,  G03F7/0752 ,  G03F7/095 ,  G03F7/168 ,  G03F7/20 ,  G03F7/38 ,  H01L21/02282 ,  H01L21/0273 ,  H01L21/31127 ,  H01L21/56 ,  H01L21/568 ,  H01L21/76802 ,  H01L21/76825 ,  H01L24/19 ,  H01L24/20 ,  H01L24/97 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/18 ,  H01L2224/94 ,  H01L2924/18162

摘要： 一些实施例涉及用于形成封装件结构的方法并且由此形成的封装件结构。实施例方法包括：在支撑结构上沉积感光介电层；在感光介电层的表面上形成第一层；将感光介电层暴露于辐射；以及在形成第一层和暴露于辐射之后，显影感光介电层。支撑结构包括集成电路管芯。在显影期间，第一层具有与感光介电层不同的去除选择性。根据一些实施例，在显影之后可以提高感光介电层的厚度均匀性，并且可以减少因显影感光介电层导致的厚度损失。本发明实施例涉及封装件结构及其形成方法。

公开(公告)号：CN106158772B

公开(公告)日：2018-12-18

申请号：CN201510140205.4

申请日：2015-03-27

申请人： 蔡亲佳

发明人： 蔡亲佳

IPC分类号： H01L23/31 ,  H01L21/60 ,  H01L21/56 ,  H01L27/146

CPC分类号： H01L21/568 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/19 ,  H01L2224/48091 ,  H01L2224/73265 ,  H01L2924/1815 ,  H01L2924/00014

摘要： 本发明公开了一种板级嵌入式封装结构，包括：电路板；设于电路板内的、用以容置半导体芯片的开口或空腔；分别设置于电路板的第一、二表面的第一、二线路层，且第一、二线路层经贯穿电路板的导电通路电连接，第一、二线路层表面分别对应电路板的最高、最低表面；设于开口或空腔内的半导体芯片，该芯片经第二线路层与第一线路层电连接，且该芯片的I/O焊盘表面至少自第二线路层表面露出，并与电路板的最低表面处于同一平面；封装材料，用以覆盖电路板的第一表面、第一线路层及填充开口或空腔内未被芯片占据的空间。本发明还提供了制作该板级嵌入式封装结构的方法。藉由本发明可以大幅降低传感器的封装成本，减小封装体积，以及有效提升传感器的性能。

公开(公告)号：CN106158818B

公开(公告)日：2018-11-30

申请号：CN201610221935.1

申请日：2016-04-11

申请人： 联发科技股份有限公司

发明人： 蔡宪聪

IPC分类号： H01L23/498 ,  H01L21/48

CPC分类号： H01L25/16 ,  H01L21/4832 ,  H01L21/561 ,  H01L21/563 ,  H01L21/568 ,  H01L23/293 ,  H01L23/31 ,  H01L23/3128 ,  H01L23/4952 ,  H01L23/5389 ,  H01L24/03 ,  H01L24/06 ,  H01L24/14 ,  H01L24/19 ,  H01L24/20 ,  H01L24/24 ,  H01L24/25 ,  H01L24/43 ,  H01L24/46 ,  H01L24/82 ,  H01L24/96 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/02371 ,  H01L2224/02379 ,  H01L2224/02381 ,  H01L2224/04042 ,  H01L2224/12105 ,  H01L2224/24146 ,  H01L2224/24195 ,  H01L2224/24225 ,  H01L2224/2512 ,  H01L2224/25174 ,  H01L2224/32145 ,  H01L2224/45099 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/82101 ,  H01L2224/96 ,  H01L2224/97 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06562 ,  H01L2225/1035 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01047 ,  H01L2924/01079 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2924/18165 ,  H01L2924/19042 ,  H01L2924/19104 ,  H01L2924/19105 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/05599 ,  H01L2924/00012 ,  H01L2224/19 ,  H01L2224/11 ,  H01L2224/82

摘要： 本发明公开了一种半导体封装及其制作方法。其中该半导体封装包含有半导体晶粒、多个I/O垫、模封材和多个打印的内连结构。其中该多个I/O垫分布在该半导体晶粒的主动面上。其中，该模封材覆盖该半导体晶粒的主动面，并且该模封材的下表面与该半导体晶粒的下表面齐平。其中，该多个内连结构嵌入于该模封材中，并电连接该多个I/O垫。其中各个该打印的内连结构包含导电接线以及导电接垫，其中该导电接线与该导电接垫是一体成型的。该半导体封装，利用打印技术(如3D打印)来形成内连结构，因此可以提高半导体封装的良品率。

公开(公告)号：CN106298716B

公开(公告)日：2018-11-16

申请号：CN201610133708.3

申请日：2016-03-09

申请人： 台湾积体电路制造股份有限公司

发明人： 陈宪伟 ,  刘国全

IPC分类号： H01L23/488 ,  H01L21/60

CPC分类号： H01L25/0657 ,  H01L21/486 ,  H01L23/3114 ,  H01L23/3128 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/20 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L24/92 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/73267 ,  H01L2224/92244 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2225/06548 ,  H01L2225/06568 ,  H01L2225/1035 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/15311 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45099

摘要： 一种器件包括：底部封装件，其包括：互连结构、位于互连结构上方的模塑料层、位于模塑料层中的半导体管芯和嵌入在模塑料层中的焊料层，其中，焊料层的顶面低于模塑料层的顶面，并且顶部封装件通过由焊料层和顶部封装件的凸块形成的接合结构接合在底部封装件上。本发明实施例涉及封装件结构及其形成方法。

公开(公告)号：CN104716127B

公开(公告)日：2018-11-16

申请号：CN201410111063.4

申请日：2014-03-24

申请人： 南茂科技股份有限公司

发明人： 廖宗仁

IPC分类号： H01L23/64

CPC分类号： H01L23/5227 ,  H01L21/568 ,  H01L23/3107 ,  H01L23/3114 ,  H01L23/3128 ,  H01L23/3677 ,  H01L23/4334 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/5389 ,  H01L23/645 ,  H01L24/06 ,  H01L24/14 ,  H01L24/19 ,  H01L24/20 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/05025 ,  H01L2224/12105 ,  H01L2224/13014 ,  H01L2224/13016 ,  H01L2224/18 ,  H01L2924/0002 ,  H01L2924/19042 ,  H01L2924/00

摘要： 本发明提供一种芯片封装结构，包括芯片、至少一感应线圈、封装胶体以及重配置线路层。芯片包括有源表面以及相对有源表面的背面。感应线圈环绕设置于芯片的周围区域。封装胶体覆盖芯片以及周围区域并暴露有源表面，且感应线圈配置于封装胶体上。重配置线路层覆盖有源表面以及部分封装胶体以及部分感应线圈，并电性连接芯片。

公开(公告)号：CN108780791A

公开(公告)日：2018-11-09

申请号：CN201780013013.4

申请日：2017-01-20

申请人： 索尼公司

发明人： 安川浩永

IPC分类号： H01L25/065 ,  H01L23/12 ,  H01L23/14 ,  H01L23/28 ,  H01L25/07 ,  H01L25/18 ,  H05K1/02 ,  H05K1/18 ,  H05K3/46

CPC分类号： H01L23/12 ,  H01L23/14 ,  H01L23/28 ,  H01L25/065 ,  H01L25/07 ,  H01L25/18 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/16227 ,  H01L2224/18 ,  H01L2224/73267 ,  H01L2924/181 ,  H05K1/02 ,  H05K1/18 ,  H05K3/46 ,  H01L2924/00012

摘要： 提供具有进一步减小的尺寸的半导体装置。公开了一种半导体装置，设置有：多层布线板，其一个表面设置有外部连接端子；以及多个有源部件，其通过堆叠而设置在多层布线板的内部，并且其经由连接通路连接到外部连接端子。有源部件包括：设置在另一表面侧，即该一个表面的反面的第一有源部件；以及第二有源部件，其设置在比第一有源部件更靠近所述一个表面的侧上，并且其具有比第一有源部件更小的平面面积。

公开(公告)号：CN108766942A

公开(公告)日：2018-11-06

申请号：CN201810410372.X

申请日：2012-12-28

申请人： 台湾积体电路制造股份有限公司

发明人： 江宗宪 ,  曾明鸿 ,  陈承先

IPC分类号： H01L23/367 ,  H01L23/057 ,  H01L23/36 ,  H01L23/498 ,  H01L25/065 ,  H01L21/48

CPC分类号： H01L23/36 ,  H01L23/057 ,  H01L23/3672 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/49827 ,  H01L24/20 ,  H01L25/0657 ,  H01L2224/02379 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/06181 ,  H01L2224/12105 ,  H01L2224/131 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06565 ,  H01L2924/014

摘要： 本发明公开了一种热增强型堆叠封装。本发明提供了一种提高多芯片和堆叠封装(PoP)应用中热管理的方法和结构。第一基板接合到较小的第二基板，其中，接合到第一基板的散热环环绕第二基板，散热环包括导热材料和高效的散热几何体。第一基板包括产热芯片，且第二基板包括热敏芯片。提出一种方法，该方法提供了能够增强散热以远离热敏芯片的组装结构。