双发万兆网中频信号处理机和双路径系统及数据传输方法

    公开(公告)号:CN112468162B

    公开(公告)日:2021-04-23

    申请号:CN202110138794.8

    申请日:2021-02-02

    IPC分类号: H04B1/00

    摘要: 本发明公开了双发万兆网中频信号处理机和双路径系统及数据传输方法,包括:SMA接口、FMC子卡、信号处理模块、主控模块;信号处理模块具有1个高速接插件G1和1个光模块M1及对应的1个万兆网光口W1;主控模块具有1个高速接插件G2和1个光模块M2及对应的万兆网光口W2;高速接插件G1与高速接插件G2进行互传数据连接;信号处理模块:将高速数字信号分别通过万兆网光口W1向外部发送和通过高速接插件G1向主控模块发送;主控模块:用于通过高速接插件G2获得信号处理模块发送的高速数字信号,并将高速数字信号进行存储处理和通过万兆网光口W2向外部发送。一个FPGA对万兆网光口、一个FPGA对主控,支持高速传输;组成了双发链路,实现了冗余设计。

    一种弹载、机载、车载数据处理印制板

    公开(公告)号:CN112492748A

    公开(公告)日:2021-03-12

    申请号:CN202110047097.1

    申请日:2021-01-14

    IPC分类号: H05K1/02

    摘要: 本发明公开了一种弹载、机载、车载数据处理印制板,数据处理印制板设置于整机地壳内,包括设置有FPGA的第一PCB板,第一PCB板设置有镂空区,镂空区设置有第二PCB板,第二PCB板与第一PCB板之间填充有隔离带;第二PCB板上设置有ADC芯片、射频连接头座和连接模块;ADC芯片的模拟地通过第一跳线导接至整机地壳;ADC芯片的数字地通过第二跳线与第一PCB板的接地位导接;第二跳线为跨越隔离带并桥接于第二PCB板和第一PCB板的连接模块;FPGA的数字地与第一PCB板的接地位连通,且第一PCB板的接地位导接至整机地壳。本发明的目的在于提供一种弹载、机载、车载数据处理印制板,通过将ADC芯片的模拟地单独导接至整机,有效的降低了底噪毛刺信号。

    用于恶劣环境的通导一体终端

    公开(公告)号:CN110650381B

    公开(公告)日:2021-01-29

    申请号:CN201910954318.6

    申请日:2019-10-09

    发明人: 肖红 肖兴

    摘要: 本发明公开了用于恶劣环境的通导一体终端,包括FPGA芯片、CPLD芯片、FMC子卡、光模块和卫星移动通信模块,所述卫星移动通信模块包括基带处理模块和TT基带处理模块,所述FMC子卡包括DA模块和AD模块,本发明解决了现有技术存在的天线数据处理模块在恶劣环境中不能正常使用的问题,提供用于恶劣环境的通导一体终端,其应用时能够具备防潮、防霉、防盐雾,防颠震,防振动等防恶劣环境的相关能力。提升数据的通导效率和准确率。

    基于DSP的数字信号处理设备

    公开(公告)号:CN110737219A

    公开(公告)日:2020-01-31

    申请号:CN201910967516.6

    申请日:2019-10-12

    发明人: 肖红 朱波

    IPC分类号: G05B19/042

    摘要: 本发明公开了基于DSP的数字信号处理设备,包括DSP处理器、FPGA处理器、存储模块、SRIO交换模块、PCIE交换模块、GE交换模块和面板,所述DSP处理器设有四个,每个DSP处理器均挂载存储模块,且每个DSP处理器均分别与FPGA处理器、SRIO交换模块、PCIE交换模块和GE交换模块连接,在面板上设有VPX连接器,FPGA处理器分别与SRIO交换模块、PCIE交换模块和GE交换模块连接,SRIO交换模块、PCIE交换模块和GE交换模块还分别与VPX连接器对接。其应用时,可以有效提高数字信号的处理效率,同时,提高数字信号处理系统的兼容性。

    基于SRIO交换芯片的数据交换系统

    公开(公告)号:CN110691044A

    公开(公告)日:2020-01-14

    申请号:CN201910967505.8

    申请日:2019-10-12

    发明人: 肖红 叶井红

    IPC分类号: H04L12/931

    摘要: 本发明公开了基于SRIO交换芯片的数据交换系统,包括PowerPC模块、CPLD模块、SRIO交换模块、存储模块、时钟模块、电源模块、接口模块和VPX连接器,SRIO交换模块与VPX连接器连接,通过VPX连接器与外部进行数据通信,PowerPC模块与SRIO交换模块对接,用于对两片SRIO交换芯片进行路由表配置,CPLD模块分别与PowerPC模块和SRIO交换模块对接,用于完成时序控制、译码和复位工作,接口模块与PowerPC模块对接,用于提供一路千兆网络接口和一路RS232接口,存储模块用于存储PowerPC模块的工作数据,时钟模提供参考时钟。其应用时,可以实现大容量的数据交换,提高数据交换效率,且具有可靠的低延迟性能,稳定性高。

    用于恶劣环境的通导一体终端

    公开(公告)号:CN110650381A

    公开(公告)日:2020-01-03

    申请号:CN201910954318.6

    申请日:2019-10-09

    发明人: 肖红 肖兴

    摘要: 本发明公开了用于恶劣环境的通导一体终端,包括FPGA芯片、CPLD芯片、FMC子卡、光模块和卫星移动通信模块,所述卫星移动通信模块包括基带处理模块和TT基带处理模块,所述FMC子卡包括DA模块和AD模块,本发明解决了现有技术存在的天线数据处理模块在恶劣环境中不能正常使用的问题,提供用于恶劣环境的通导一体终端,其应用时能够具备防潮、防霉、防盐雾,防颠震,防振动等防恶劣环境的相关能力。提升数据的通导效率和准确率。

    简易的波形信号发生器
    37.
    发明公开

    公开(公告)号:CN107870257A

    公开(公告)日:2018-04-03

    申请号:CN201711317027.3

    申请日:2017-12-12

    发明人: 肖红 贾强

    IPC分类号: G01R1/28

    CPC分类号: G01R1/28

    摘要: 本发明公开了简易的波形信号发生器,包括LCD显示驱动模块、矩阵键盘、单片机、频段选择电路、占空比调节电路、频率细调电路、函数信号发生器、运放电路,所述LCD显示驱动模块与单片机连接,所述矩阵键盘与单片机连接,所述单片机与频段选择电路连接,所述单片机与频段选择电路连接,所述频段选择电路、占空比调节电路、频率细调电路分别与函数信号信号发生器连接,所述函数信号发生器与运放电路连接,所述函数信号发生器采用MAX038。本发明通过LCD显示驱动模块、矩阵键盘、单片机、频段选择电路、占空比调节电路、频率细调电路、函数信号发生器、运放电路的组合,简化系统结构,降低成本,提供控制方式的灵活性。

    数据采集卡接口转换模块
    38.
    发明公开

    公开(公告)号:CN107800110A

    公开(公告)日:2018-03-13

    申请号:CN201711285890.5

    申请日:2017-12-07

    发明人: 肖红 贾强

    IPC分类号: H02H1/00 G06F13/40

    CPC分类号: H02H1/0092 G06F13/4022

    摘要: 本发明公开了数据采集卡接口转换模块,包括继电器控制电路、触电通断电路、功耗电流与回路电压模块、电缆接口模块、数据采集卡、上位机,继电器控制电路、触电通断电路、功耗电流与回路电压模块分别与电缆接口模块连接,所述电缆接口模块与数据采集卡连接,所述数据采集卡与计算机连接;外界数据信号分别通入继电器控制电路、触电通断电路、功耗电流与回路电压模块,其中继电器控制电路用于接收外界数据信号中控制继电器的动作状态的信号,所述触电通断电路用于检测释放电压特性测试,所述功耗电流与回路电压模块用于检测接触器功耗。本发明将外界数据信号分类送入上位机,减小上位机的处理负荷,提高抗干扰能力。

    一种嵌入式设备的测试方法、装置、上位机及介质

    公开(公告)号:CN117724920B

    公开(公告)日:2024-04-26

    申请号:CN202410171486.9

    申请日:2024-02-07

    IPC分类号: G06F11/22

    摘要: 本发明公开了一种嵌入式设备的测试方法、装置、上位机及介质,涉及嵌入式设备调测领域,其技术方案要点是:获取嵌入式设备通过通信协议开放出来的多个目标操作接口,其中多个目标操作接口是基于结构体数组对嵌入式设备搭载的多个处理器各自的硬件资源和通信接口进行封装得到的;打开目标操作接口,获取目标操作接口的接口句柄;根据接口句柄对目标操作接口执行参数设置、擦除、写入和读出的操作,完成对嵌入式设备的软件更新和/或设备测试;根据接口句柄关闭目标操作接口,并在上位机的图形界面展示对嵌入式设备的软件更新和/或设备测试的操作结果。本发明提高了嵌入式设备的测试效率、灵活性、可扩展性和通用性。

    基于FPGA和DSP的视频图像处理延迟动态调节系统

    公开(公告)号:CN117857722A

    公开(公告)日:2024-04-09

    申请号:CN202311852790.1

    申请日:2023-12-28

    IPC分类号: H04N5/445 H04N5/265 H04N5/04

    摘要: 本发明公开了基于FPGA和DSP的视频图像处理延迟动态调节系统,涉及视频图像处理技术领域,其技术方案要点是:包括第一DSP模块、第二DSP模块和FPGA,FPGA包括CML接收模块、OSD模块、PAL输出模块、图像预处理模块和延迟调节模块;第一DSP模块包括跟踪分析单元和通道调节单元;延迟调节模块,用于采集OSD模块中每帧图像进行字符叠加处理时的第一处理时间以及跟踪分析单元中每帧图像进行目标跟踪分析时的第二处理时间,并生成通道调节命令;通道调节单元,配置有多个并行且传输延迟不同的传输通道,用于依据通道调节命令选取一个传输通道将图像传输至跟踪分析单元。本发明有效提高了视频图像处理的工作效率。