-
公开(公告)号：CN107887428B
公开(公告)日：2020-10-30
申请号：CN201710425545.0
申请日：2017-06-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/40 , H01L29/423 , H01L29/45 , H01L29/78 , H01L21/336
Abstract: 一种场效应晶体管包括由半导体制成的沟道层和金属栅极结构。金属栅极结构包括栅极介电层，形成在栅极介电层上的阻挡层，形成在阻挡层上并由Al和TiAl之一制成的功函调整层，形成在功函调整层上并由TiN制成的阻挡层，以及形成在阻挡层上并由W制成的主体金属层。沟道层上方的栅极长度在从5nm至15nm的范围内，并且所述第一导电层的厚度在0.2nm至3.0nm的范围内。第一导电层的最大厚度与最小厚度之间的范围大于第一导电层的平均厚度的0％且小于第一导电层的平均厚度的10％。本发明实施例涉及半导体器件及其制造方法。
-
公开(公告)号：CN111834223A
公开(公告)日：2020-10-27
申请号：CN201910758142.7
申请日：2019-08-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/423
Abstract: 本公开涉及半导体器件和制造方法。提供了半导体器件和制造半导体器件的方法。在实施例中，使用钝化工艺以减少栅极堆叠内的功函数层内的悬空键和缺陷。钝化工艺引入钝化元素，该钝化元素将与悬空键反应以钝化悬空键。另外，在一些实施例中，钝化元素将捕获其他元素，并减少或防止它们扩散到结构的其他部分中。
-
公开(公告)号：CN106992118B
公开(公告)日：2020-09-08
申请号：CN201610900900.0
申请日：2016-10-17
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明提供了预沉积处理(例如，功函层的)以完成功函调节的方法和结构。在各个实施例中，在衬底上方形成栅极介电层并且在栅极介电层上方沉积功函金属层。在一些实施例中，实施包括功函金属层的预处理工艺的第一原位工艺。例如，预处理工艺去除了功函金属层的氧化层以形成处理的功函金属层。在一些实施例中，在实施第一原位工艺之后，实施包括在处理的功函金属层上方的另一金属层的沉积工艺的第二原位工艺。本发明的实施例还涉及半导体器件制造的方法和处理系统。
-
公开(公告)号：CN107017157A
公开(公告)日：2017-08-04
申请号：CN201610903179.0
申请日：2016-10-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L21/285 , H01L29/49
Abstract: 一种提供(例如，功函层的)预沉积处理以完成功函调整的方法和结构。在各个实施例中，在衬底上方形成栅极介电层，以及在栅极介电层上方沉积功函金属层。功函金属层具有第一厚度。然后，可以实施功函金属层的预处理工艺，其中，预处理工艺从功函金属层的顶面去除被氧化层以形成处理的功函金属层。处理的功函金属层具有小于第一厚度的第二厚度。在各个实施例中，在实施预处理工艺之后，在处理的功函金属层上方沉积另一金属层。本发明实施例涉及原子层沉积方法及其结构。
-
公开(公告)号：CN106409651A
公开(公告)日：2017-02-15
申请号：CN201510784312.0
申请日：2015-11-16
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L21/28088 , C23C16/02 , C23C16/0272 , C23C16/45525 , H01L21/28562 , H01L21/321 , H01L21/76843 , H01L21/76856 , H01L29/66795 , H01L29/785 , H01L21/0262 , C23C16/44 , C23C16/52 , H01L21/02658
Abstract: 本发明提供了预沉积处理和原子层沉积(ALD)工艺及其形成的结构。描述了各种方法和通过这些方法形成的结构。根据一种方法，第一含金属层形成在衬底上。第二含金属层形成在衬底上。第一含金属层的材料不同于第二含金属层的材料。对第一含金属层和第二含金属层执行基于氯的处理。使用原子层沉积(ALD)在第一含金属层和第二含金属层上沉积第三含金属层。
-
Patent Agency Ranking
公开(公告)号：CN113555278B
公开(公告)日：2025-02-11
申请号：CN202110032305.0
申请日：2021-01-11
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开涉及栅极电极沉积及由其形成的结构。一种方法包括使用原子层沉积工艺在栅极电介质层之上沉积第一功函数调谐层。原子层沉积工艺包括：沉积一个或多个第一氮化物单层；以及在一个或多个第一氮化物单层之上沉积一个或多个碳化物单层。该方法还包括：沉积第一功函数调谐层的粘合层；以及在粘合层之上沉积导电材料。
-
公开(公告)号：CN116598195A
公开(公告)日：2023-08-15
申请号：CN202210921247.1
申请日：2022-08-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L21/336 , H01L29/78 , H01L21/285 , H01L29/40 , H01L29/423 , H01L29/49
Abstract: 本申请公开了半导体器件中的功函数调谐。本公开描述了一种用于形成半导体器件的方法，该半导体器件具有掺杂钽的功函数金属层以减轻氧扩散并提高器件阈值电压。该方法包括在沟道结构上形成栅极电介质层以及在栅极电介质层上形成功函数金属层。栅极电介质层包括在沟道结构上的界面层和在界面层上的高k电介质层。该方法还包括用钽掺杂功函数金属层和栅极电介质层。
-
公开(公告)号：CN115360143A
公开(公告)日：2022-11-18
申请号：CN202210344564.1
申请日：2022-04-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本公开涉及半导体器件中的栅极结构及其形成方法。一种方法，包括去除第一虚设栅极堆叠和第二虚设栅极堆叠以形成第一沟槽和第二沟槽。所述第一虚设栅极堆叠和所述第二虚设栅极堆叠分别位于第一器件区和第二器件区。所述方法还包括沉积分别延伸到所述第一沟槽和所述第二沟槽中的第一栅极电介质层和第二栅极电介质层；形成含氟层，所述含氟层包括在所述第一栅极电介质层之上的第一部分和在所述第二栅极电介质层之上的第二部分；去除所述含氟层的第二部分；执行退火工艺以将所述含氟层的第一部分中的氟扩散到所述第一栅极电介质层中；和在所述退火工艺之后，分别在所述第一栅极电介质层和所述第二栅极电介质层之上形成第一功函数层和第二功函数层。
-
公开(公告)号：CN114695263A
公开(公告)日：2022-07-01
申请号：CN202110921222.7
申请日：2021-08-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 一种晶体管、晶体管中的栅极结构及栅极结构的形成方法，在一些实施例中，一种形成栅极结构的方法包括：在一基板上方形成多个纳米结构；蚀刻该些纳米结构以形成第一凹槽；在该些第一凹槽中形成源极/漏极区；移除该些纳米结构中的第一纳米结构，从而留下该些纳米结构中的第二纳米结构；在该些第二纳米结构上方且周围沉积一栅极介电层；对该栅极介电层执行一铝处置；在该栅极介电层上方且周围沉积一第一导电材料；对该第一导电材料执行一氟处置；及在该第一导电材料上方且周围沉积一第二导电材料。
-
公开(公告)号：CN114597209A
公开(公告)日：2022-06-07
申请号：CN202110569082.1
申请日：2021-05-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 本申请涉及晶体管栅极结构及其形成方法。在一个实施例中，一种器件包括：沟道区域；栅极电介质层，位于沟道区域上；第一功函数调谐层，位于栅极电介质层上，第一功函数调谐层包含p型功函数金属；阻挡层，位于第一功函数调谐层上；第二功函数调谐层，位于阻挡层上，第二功函数调谐层包含n型功函数金属，n型功函数金属与p型功函数金属不同；以及填充层，位于第二功函数调谐层上。
-
-
-
-
-
-
-
-
-
Search Results
59
records
(took 0.039 seconds)
