公开(公告)号：CN111834297B

公开(公告)日：2025-04-18

申请号：CN201910785179.9

申请日：2019-08-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄俊贤 ,  陈怡利 ,  陈品彣 ,  徐元贞 ,  林威戎 ,  张志维 ,  蔡明兴

IPC: H10D84/03 ,  H10D84/83

Abstract: 本公开涉及集成电路器件及用于制作集成电路器件的方法。一种方法包括形成第一金属特征，在第一金属特征上方形成电介质层，蚀刻电介质层以形成开口，其中，第一金属特征的顶表面通过开口暴露，以及对第一金属特征的顶表面执行第一处理。第一处理是通过开口执行的，并且第一处理是使用第一工艺气体执行的。在第一处理之后，通过开口执行第二处理，并且第二处理是使用不同于第一工艺气体的第二工艺气体执行的。在开口中沉积第二金属特征。

公开(公告)号：CN118398594A

公开(公告)日：2024-07-26

申请号：CN202311373288.2

申请日：2023-10-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张阡 ,  林彦均 ,  刘仁伟 ,  曾志翰 ,  简瑞宏 ,  翁政辉 ,  林俊杰 ,  苏鸿文 ,  蔡明兴 ,  张志维

IPC: H01L23/522 ,  H01L23/528 ,  H01L23/532 ,  H01L21/768

Abstract: 提供了互连结构及其形成方法。一种互连结构，包括：层间电介质中的接触过孔；第一电介质层中的第一导电特征，第一电介质层设置在层间电介质上方；第一电介质层中的第一衬垫，第一衬垫包括：与第一导电特征的侧壁表面接触的第一部分；以及与第一导电特征的底表面接触的第二部分。互连结构包括：与第一导电特征的顶表面接触的第一覆盖层；第二电介质层中的第二导电特征，第二电介质层设置在第一电介质层上方；第二电介质层中的第二衬垫，其中第一导电特征和第二导电特征包括第一导电材料，并且接触过孔、第一衬垫、第一覆盖层和第二衬垫包括化学上不同于第一导电材料的第二导电材料。

公开(公告)号：CN114883262A

公开(公告)日：2022-08-09

申请号：CN202210237868.8

申请日：2022-03-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄俊贤 ,  徐鹏富 ,  蔡宇轩 ,  洪敏修 ,  高承远 ,  张根育 ,  蔡纯怡 ,  赖加瀚 ,  张志维 ,  蔡明兴

IPC: H01L21/8234 ,  H01L27/088

Abstract: 本公开提出一种半导体装置。一或多个半导体工艺工具可形成金属盖于金属栅极上。一或多个半导体工艺工具可形成一或多个介电层于金属盖上。一或多个半导体工艺工具可形成凹陷至一或多个介电层中的金属盖。一或多个半导体工艺工具可由下至上沉积金属材料于金属盖上，以形成金属插塞于凹陷中并直接位于金属盖上。

公开(公告)号：CN113851422A

公开(公告)日：2021-12-28

申请号：CN202110368491.5

申请日：2021-04-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘耀闵 ,  郭家邦 ,  黄建中 ,  张志毅 ,  李亚莲 ,  林俊杰 ,  苏鸿文 ,  蔡明兴

IPC: H01L21/768 ,  H01L23/528

Abstract: 提供了一种半导体结构及其形成方法。一种方法包括在导电特征之上沉积电介质层。图案化电介质层以在其中形成开口。开口暴露导电特征的第一部分。在开口的侧壁上沉积第一阻挡层。导电特征的第一部分在沉积第一阻挡层结束时保持暴露。

公开(公告)号：CN110224018A

公开(公告)日：2019-09-10

申请号：CN201810488000.9

申请日：2018-05-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑宇彣 ,  卢炜业 ,  王毓萱 ,  李弘贸 ,  蔡彦明 ,  陈泓旭 ,  林威戎 ,  张志维 ,  蔡明兴 ,  林圣轩 ,  郑雅忆 ,  林正堂

IPC: H01L29/08 ,  H01L29/417 ,  H01L29/78

Abstract: 公开一种半导体结构。在一实施例中，结构包括具有源极/漏极区的主动区于基板上；介电层，位于主动区上并具有对准源极/漏极区的侧壁的侧壁；以及导电结构，沿着介电层的侧壁至源极/漏极区。源极/漏极区具有侧壁与自源极/漏极区的侧壁横向延伸的横向表面，且源极/漏极区还包含自源极/漏极区的侧壁横向延伸至源极/漏极区中的氮化区。导电结构包含沿着源极/漏极区的横向表面并沿着源极/漏极区的侧壁的至少一部分的硅化物区。

公开(公告)号：CN104047042B

公开(公告)日：2017-07-21

申请号：CN201310300970.9

申请日：2013-07-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 高承远 ,  苏鸿文 ,  蔡明兴

IPC: C25D7/12 ,  C25D5/02 ,  H01L21/288 ,  H01L21/445

CPC classification number: C25D21/12 ,  C25D7/12 ,  C25D7/123 ,  C25D17/001 ,  C25D17/004 ,  C25D17/005 ,  C25D21/10

Abstract: 本发明提供了电镀以及实施电镀的装置，其中，在工件上电镀金属层的方法包括将工件的表面暴露于电镀液中，并且将电源负极端的第一电压提供给工件的边缘部分。将第二电压提供给工件的内部部分，其中，内部部分比边缘部分更接近工件的中心。电源的正极端与金属板连接，其中金属板和工件通过电镀液间隔开，并且均与电镀液接触。

公开(公告)号：CN103137599B

公开(公告)日：2016-01-20

申请号：CN201210252298.6

申请日：2012-07-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈建安 ,  刘文俊 ,  林俊杰 ,  苏鸿文 ,  蔡明兴 ,  章勋明

IPC: H01L23/522 ,  H01L23/535 ,  H01L21/768

CPC classification number: H01L21/76877 ,  H01L21/76802 ,  H01L21/76819 ,  H01L21/76834 ,  H01L21/76843 ,  H01L21/76847 ,  H01L21/76849 ,  H01L21/7685 ,  H01L21/76864 ,  H01L21/76882 ,  H01L21/76886 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了形成镶嵌互连结构的机构。形成上述互连结构的机构涉及使用经过回流的导电层。经过回流的导电层在较小开口中的厚度大于在较宽开口中的厚度。在一些实施例中，机构可以进一步涉及在回流导电层上方形成金属保护层。通过所述机构形成的互连结构具有更好的电气性能和可靠性性能。

公开(公告)号：CN103943552A

公开(公告)日：2014-07-23

申请号：CN201310141616.6

申请日：2013-04-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘文俊 ,  陈建安 ,  李亚莲 ,  苏鸿文 ,  蔡明兴 ,  章勋明

IPC: H01L21/768 ,  H01L23/532

CPC classification number: H01L21/768 ,  H01L21/76852 ,  H01L21/76885 ,  H01L23/53233 ,  H01L23/53238 ,  H01L23/53252 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开了一种制造半导体集成电路(IC)的方法。该方法包括：提供衬底。在衬底上形成图案化粘合层。在图案化粘合层上沉积金属层。应用高温热工艺以聚结金属层，从而形成自形成金属部件(SFMF)，并且在SFMF之间沉积介电层。

公开(公告)号：CN100424867C

公开(公告)日：2008-10-08

申请号：CN200510069549.7

申请日：2005-05-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄瑞仁 ,  蔡明兴 ,  眭晓林 ,  苏鸿文 ,  柯亭竹

IPC: H01L23/52 ,  H01L21/768

CPC classification number: H01L21/76838 ,  H01L21/76805 ,  H01L21/76807 ,  H01L21/76834 ,  H01L23/5226 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及一种集成电路的内连线结构，包括：在一半导体基板上方形成第一导线，然后在此第一导线上方形成一导电覆盖层以改善元件的可靠度。之后，在此导电覆盖层上方形成一蚀刻停止层，并在此蚀刻停止层上方形成一金属层间介电层。接着，在上述蚀刻停止层、金属层间介电层、以及导电覆盖层内形成一介层窗开口与一沟渠。然后，在此第一导线内形成一凹部。此凹部可以在蚀刻上述介电层时，借由过度蚀刻的方式而形成；此凹部也可以利用另外的方法而形成，例如进行氩离子溅射蚀刻。之后，将此沟渠、开口以及凹部填满而形成第二导线。本发明降低了因第二导线透过导电覆盖层与第一导线耦接而发生的高接触电阻及RC延迟的问题。

公开(公告)号：CN1881558A

公开(公告)日：2006-12-20

申请号：CN200610091523.7

申请日：2006-06-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 卢永诚 ,  蔡明兴

IPC: H01L21/768 ,  H01L23/522

CPC classification number: H01L21/76801 ,  H01L21/76807 ,  H01L21/76829 ,  H01L21/76835 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明关于一种内连结构及其制造方法，上述内连结构包括：基底，其内设置有导电构件；复合低介电常数介电层，位于该基底上，其内设置有至少一个应力调和层；以及导电物，位于该复合低介电常数介电层内，通过该应力调和层并电连接于该导电构件。本发明亦关于一种双镶嵌结构。本发明调和了内连结构的整体应力，避免了可能发生于如双镶嵌结构的内连结构内的不良情形，可得到较佳可靠度的内连结构；另外，内连结构的导电物的顶面可通过导电上盖层所包覆以减少蚀刻停止层的使用，因而可确保内连结构的如电致迁移的可靠度表现。另外，不采用有蚀刻停止层的内连结构制造工艺可更为简化且降低其制造成本。