公开(公告)号：CN221239603U

公开(公告)日：2024-06-28

申请号：CN202321550558.8

申请日：2023-06-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吕侑伦 ,  蔡宗杰 ,  郑光茗 ,  钟于彰

IPC: H01L23/24 ,  H01L23/485 ,  H01L23/528 ,  H01L23/48

Abstract: 本实用新型实施例涉及半导体结构。本文中描述的实施方案提供用于包含第二集成电路装置上方的第一集成电路装置的堆叠裸片结构的技术及设备，其中第一集成电路装置的操作电压相对于第二集成电路装置的操作电压不同。第一集成电路装置包含堆叠裸片结构的密封环结构的第一部分。第一部分包含将第一集成电路装置的背侧重布层与第一集成电路装置的第一金属层连接的互连结构。包含互连结构的密封环结构消除二极管的使用且电隔离第一集成电路装置的阱结构以相对于具有包含二极管的密封环结构的堆叠裸片结构减少堆叠裸片结构内的泄漏路径。此外，使用互连结构作为密封环结构的部分基本上消除水分及/或裂缝穿透堆叠裸片结构。

公开(公告)号：CN220189655U

公开(公告)日：2023-12-15

申请号：CN202320887060.4

申请日：2023-04-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 洪展羽 ,  何嘉政 ,  陈斐筠 ,  钟于彰 ,  蒋柏煜 ,  何敦义

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/10

Abstract: 本揭露阐述一种具有导电板的半导体结构。所述结构包括：栅极结构，设置于衬底的扩散区上；保护层，与扩散区接触且覆盖栅极结构的侧壁与栅极结构的顶表面的一部分；以及第一绝缘层，与栅极结构及保护层接触。所述结构更包括：导电板，与第一绝缘层接触，其中导电板的第一部分在保护层的水平部分之上在侧向上延伸，且其中导电板的第二部分在保护层的覆盖栅极结构的侧壁的侧壁部分之上延伸。所述结构更包括与导电板接触的第二绝缘层。

公开(公告)号：CN220963350U

公开(公告)日：2024-05-14

申请号：CN202322419525.6

申请日：2023-09-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 宋主名 ,  钟于彰 ,  周建志 ,  陈映州 ,  邱奕凯 ,  陈斐筠 ,  林其德

IPC: H01L27/092 ,  H01L29/423 ,  H01L29/51

Abstract: 本实用新型实施例的各种实施例涉及集成芯片。集成芯片包括具有一个或多个内部表面的衬底，一个或多个内部表面在衬底的上表面内形成凹陷。源极/漏极区设置在衬底中，在凹陷的相对侧上。第一栅极介电质沿一个或多个内部表面形成的凹陷配置，第二栅极介电质配置在第一栅极介电质之上和凹陷之内。栅极设置在第二栅极介电质上。第二栅极介电质包括一个或多个从第二栅极介电质的凹陷上表面向外延伸并沿第二栅极介电质的相对侧配置的凸起。

公开(公告)号：CN220692029U

公开(公告)日：2024-03-29

申请号：CN202322079414.5

申请日：2023-08-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈奕寰 ,  袁焕之 ,  钟于彰 ,  叶云田 ,  陈斐筠 ,  陈逸豪 ,  周庭暐

IPC: H01L29/78 ,  H01L29/06

Abstract: 本实用新型实施例是有关于一种具有混合鳍‑介电质区的半导体装置。所述半导体装置包括衬底以及藉由混合鳍‑介电质(HFD)区而在侧向上分隔开的源极区与漏极区。栅电极设置于混合鳍‑介电质区上方，且混合鳍‑介电质区包括被介电质覆盖且藉由介电质而与源极区及漏极区分隔开的多个鳍。

公开(公告)号：CN220400593U

公开(公告)日：2024-01-26

申请号：CN202321713491.5

申请日：2023-07-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄筱晴 ,  许胜福 ,  徐浩桦 ,  陈品辰 ,  黄麟淯 ,  钟于彰

IPC: H01L27/02

Abstract: 本申请涉及一种集成电路器件，电阻平衡条带极大地提高了栅极接地N型通道金属氧化物半导体(ggNMOS)器件承受及防护人体放电模型(HBM)静电放电(ESD)事件的能力。电阻平衡条带是在基底中在有源区与环绕有源区的块状环之间形成的高电阻区，有源区包括ggNMOS器件的金属氧化物半导体场效应晶体管(MOSFET)。Vss轨经由块状环耦合至位于MOSFET之下的基底。位于MOSFET之下的基底为寄生晶体管提供基极区，寄生晶体管导通以使ggNMOS器件进行操作。所述条带抑制基极区与块状环之间的低电阻路径并防止ggNMOS器件的大部分在ggNMOS器件的其余部分保持导通时被断开。所述条带可被划分成插入关键位置处的段。