-
公开(公告)号:CN104658892B
公开(公告)日:2018-02-27
申请号:CN201410690095.4
申请日:2014-11-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/027 , H01L21/768
CPC classification number: H01L21/0338 , C23G1/02 , H01L21/0337 , H01L21/3086 , H01L21/31111 , H01L21/31144 , H01L21/32134
Abstract: 本发明提供了一种形成目标图案的方法,包括:在使用第一掩模在衬底上方形成多条线,以及在衬底上方、多条线上方和多条线的侧壁上形成间隔件层。该方法进一步包括去除间隔件层的至少一部分以暴露多条线和衬底。该方法进一步包括收缩设置在多条线的侧壁上的间隔件层并去除多条线,从而在衬底上方产生图案化的间隔件层。本发明还涉及用于集成电路图案化的方法。
-
公开(公告)号:CN1847464A
公开(公告)日:2006-10-18
申请号:CN200510126140.4
申请日:2005-11-30
Applicant: 台湾积体电路制造股份有限公司
IPC: C25D5/18 , H01L21/288 , H01L21/445 , H05K3/18
Abstract: 本发明提供一种改善电镀薄膜均匀性的电镀方法,具体是关于电镀铜至半导体基板的开口与基板表面上的电镀方法,以提供具有均匀厚度的铜膜。将基板浸入具有促进剂的电镀液中,再电镀铜至基板与基板表面的开口。利用反向电流进行除镀步骤,于短时间内移除部分铜与过量累积的促进剂。先前电镀步骤所形成的较厚电镀铜将被除镀,使接着进行的再电镀步骤可得到均匀的上表面。本发明所述改善电镀薄膜均匀性的电镀方法,可改良IC元件的品质、良率与生产率,且可显著的减少生产成本。
-
公开(公告)号:CN220510042U
公开(公告)日:2024-02-20
申请号:CN202321424060.7
申请日:2023-06-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/423 , H01L23/48
Abstract: 一种半导体结构,包括一个或多个栅极结构位于介电层中以及于源极/漏极结构附近;间隙物包围栅极结构,由一层或多层材料组成;蚀刻停止层以及介电层于栅极结构上方,其位于栅极结构正上方的部分被去除以形成籽晶层以及栅极导孔;籽晶层位于栅极结构上方且毗邻于蚀刻停止层;栅极导孔于籽晶层上方且通过籽晶层与栅极结构电性连接。
-
公开(公告)号:CN220439613U
公开(公告)日:2024-02-02
申请号:CN202321381672.2
申请日:2023-06-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528
Abstract: 一种半导体装置,包括位于基板上的导电结构,所述导电结构具有:顶表面、在第一接点与顶表面相交的第一侧壁、以及在第二接点与顶表面相交的第二侧壁;以及位于导电结构之上的阻挡层,所述阻挡层包括:沿着第一侧壁向下延伸的第一凸部、沿着第二侧壁向下延伸的第二凸部、以及在顶表面之上且与第一凸部及第二凸部互连的横向桥部。(ESM)同样的发明创造已同日申请发明专利
-
-
-