-
-
公开(公告)号：CN119156018A
公开(公告)日：2024-12-17
申请号：CN202410056031.2
申请日：2024-01-15
Applicant: 三星电子株式会社
Abstract: 一种存储器件包括：参考磁图案和自由磁图案，所述参考磁图案和所述自由磁图案顺序堆叠在衬底上；以及隧道势垒图案，所述隧道势垒图案位于参考磁图案和自由磁图案之间，其中，参考磁图案包括：第一钉扎图案；第二钉扎图案，所述第二钉扎图案位于第一钉扎图案和隧道势垒图案之间；以及交换耦合图案，所述交换耦合图案位于第一钉扎图案和第二钉扎图案之间，交换耦合图案将第一钉扎图案和第二钉扎图案反铁磁耦合，其中，第一钉扎图案包括：第一磁图案；以及第二磁图案，所述第二磁图案位于第一磁图案和交换耦合图案之间，第一磁图案是包括第一铁磁元素和第一非磁性金属元素的合金的单层，并且其中，第二磁图案是包括第二铁磁元素的单层。
-
公开(公告)号：CN118541013A
公开(公告)日：2024-08-23
申请号：CN202410162526.3
申请日：2024-02-05
Applicant: 三星电子株式会社
Abstract: 提供磁存储器件和用于制造其的方法。所述磁存储器件包括：钉扎层图案；包括硼(B)的自由层图案；在所述钉扎层图案和所述自由层图案之间的隧道势垒层图案；与所述隧道势垒层图案间隔开、其间有所述自由层图案的氧化物层图案，所述氧化物层图案包括金属硼酸盐；以及与所述自由层图案间隔开、其间有所述氧化物层图案的封盖层图案，所述封盖层图案包括金属硼化物，其中在所述自由层图案的硼浓度与所述氧化物层图案的硼浓度之间的差为10原子％或更小，并且在所述氧化物层图案的硼浓度与所述封盖层图案的硼浓度之间的差为10原子％或更小。
-
公开(公告)号：CN109786547B
公开(公告)日：2024-02-23
申请号：CN201811323498.X
申请日：2018-11-08
Applicant: 三星电子株式会社
Abstract: 在一种制造可变电阻存储器件的方法中，在衬底上形成磁隧道结(MTJ)结构层。在蚀刻室中蚀刻该MTJ结构层以形成MTJ结构。通过传送室将其上具有该MTJ结构的衬底传送到沉积室。在所述沉积室中形成覆盖该MTJ结构的侧壁的保护层。所述蚀刻室、传送室和沉积室保持在等于或‑8大于约10 托的高真空状态。
-
公开(公告)号：CN109935682B
公开(公告)日：2023-05-19
申请号：CN201811398018.6
申请日：2018-11-22
Applicant: 三星电子株式会社
Abstract: 提供了磁性存储器装置和用于制造其的方法，所述磁性存储器装置包括：基底；隧道势垒图案，位于基底上；第一磁性图案和第二磁性图案，彼此分隔开并且隧道势垒图案位于第一磁性图案和第二磁性图案之间；以及短路防止图案，与隧道势垒图案分隔开并且第二磁性图案位于短路防止图案和隧道势垒图案之间。短路防止图案包括交替堆叠的至少两个氧化物层和至少两个金属层。
-
Patent Agency Ranking
公开(公告)号：CN109671645B
公开(公告)日：2023-04-07
申请号：CN201811188675.8
申请日：2018-10-12
Applicant: 三星电子株式会社
Abstract: 提供了工艺控制方法和工艺控制系统。所述方法包括：对由一组多个晶片限定的晶片组执行沉积工艺；对所述晶片组执行测量工艺以获得关于所述多个晶片中的至少一个晶片的测量值；通过使用所述测量值与参考值之间的差来产生所述沉积工艺中的工艺条件的因素的目标值；以及基于所述目标值提供关于后续晶片组的所述因素的输入值。提供所述因素的输入值的操作包括：获得先前产生的关于至少一个先前晶片组的所述因素的先前目标值，以及提供所述先前目标值和所述目标值的加权平均值作为所述输入值。
-
-
公开(公告)号：CN108023015B
公开(公告)日：2021-07-20
申请号：CN201710983541.4
申请日：2017-10-20
Applicant: 三星电子株式会社
Abstract: 公开磁存储器件。磁存储器件包括参考磁结构、自由磁结构、以及在参考磁结构和自由磁结构之间的隧道势垒图案。参考磁结构包括第一被钉扎图案、在第一被钉扎图案和隧道势垒图案之间的第二被钉扎图案、以及在第一和第二被钉扎图案之间的交换耦合图案。第二被钉扎图案包括邻近交换耦合图案的第一磁图案、邻近隧道势垒图案的第二磁图案、在第一和第二磁图案之间的第三磁图案、在第一和第三磁图案之间的第一非磁图案、以及在第二和第三磁图案之间的第二非磁图案。第一非磁图案具有与第二非磁图案不同的晶体结构，且第三磁图案的至少一部分是非晶的。
-
公开(公告)号：CN112349829A
公开(公告)日：2021-02-09
申请号：CN202010391931.4
申请日：2020-05-11
Applicant: 三星电子株式会社
Abstract: 本发明公开了一种包括阻挡层的半导体器件，该半导体器件包括在衬底上的层间绝缘层中的多个磁隧道结(MTJ)结构。阻挡层在层间绝缘层和所述多个MTJ结构上。上绝缘层在阻挡层上。上互连在上绝缘层上。上插塞连接到所述多个MTJ结构中的相应一个以及上互连并且延伸到上绝缘层和阻挡层中。阻挡层包括具有比上绝缘层高的吸收常数的材料。
-
公开(公告)号：CN109755269A
公开(公告)日：2019-05-14
申请号：CN201811066768.3
申请日：2018-09-13
Applicant: 三星电子株式会社
CPC classification number: H01L43/02 , G11C11/1655 , G11C11/1657 , G11C11/1675 , G11C13/0004 , H01L23/53228 , H01L23/5386 , H01L27/222 , H01L27/228 , H01L27/2436 , H01L27/2463 , H01L43/12 , H01L45/08 , H01L45/1233 , H01L45/1253 , H01L45/146 , H01L45/147 , H01L45/1675
Abstract: 一种可变电阻存储器件包括：在衬底上的金属互连层；层间绝缘层，其在金属互连层上并限定用于暴露金属互连层的一部分的接触孔；阻挡金属层，其包括在接触孔内的多个子阻挡金属层；插塞金属层，其在阻挡金属层上并掩埋接触孔；以及可变电阻结构，其在阻挡金属层和插塞金属层上。
-
-
-
-
-
-
-
-
-
Search Results
69
records
(took 0.035 seconds)
