-
公开(公告)号：CN1925119B
公开(公告)日：2010-12-08
申请号：CN200610126323.0
申请日：2006-08-30
Applicant: 三星电子株式会社
IPC: H01L21/336
CPC classification number: H01L29/785 , H01L21/28273 , H01L21/28282 , H01L21/84 , H01L27/10873 , H01L27/10879 , H01L27/1159 , H01L27/2436 , H01L29/66795
Abstract: 提供了制造半导体器件的方法，所述半导体器件所包括的鳍型FET结构提供主体偏压控制，表现出与SOI结构相关的某些特征优点，提供增大的工作电流和/或降低的接触电阻。所述的制造半导体器件的方法包括：在第一绝缘膜的突出部分的侧壁上形成绝缘分隔体；通过以绝缘分隔体作为蚀刻掩模去除半导体衬底的暴露区域而形成第二沟槽，并由此形成与第一绝缘膜接触并由其支撑的鳍。在形成鳍之后，形成填充第二沟槽并支撑所述鳍的第三绝缘膜。之后，去除第一绝缘膜的一部分，以开放鳍之间的空间，在所述空间内可以形成包括栅极电介质、栅电极和额外接触、绝缘和存储节点结构的额外结构。
-
公开(公告)号：CN1963946B
公开(公告)日：2010-05-12
申请号：CN200610091210.1
申请日：2006-06-07
Applicant: 三星电子株式会社
IPC: G11C11/56 , G11C16/02 , H01L27/115
CPC classification number: G11C13/0007 , G11C11/5678 , G11C11/5685 , G11C13/0004 , G11C16/0416 , G11C2213/31 , G11C2213/32 , G11C2213/72 , H01L27/11521 , H01L27/11568
Abstract: 本发明提供了一种混合型非易失性存储器，其可以处理高容量的数据，其中减少了用于处理单元位数据的单元面积。该存储器包括具有源极、漏极和控制栅极的晶体管。第一存储节点连接到晶体管以根据晶体管控制栅极的操作存储电荷。第一字线连接到晶体管的控制栅极，且第一位线连接到晶体管的漏极。二极管具有连接到晶体管的源极的一端以整流来自晶体管源极的电信号，且第二存储节点连接到二极管的另一端以存储电阻变化。第二位线连接到第二存储节点，且第二字线连接到晶体管的源极。
-
公开(公告)号：CN101677108A
公开(公告)日：2010-03-24
申请号：CN200910176281.5
申请日：2009-09-21
Applicant: 三星电子株式会社
CPC classification number: H01L45/04 , H01L27/2409 , H01L27/249 , H01L45/06 , H01L45/1226 , H01L45/144 , H01L45/146
Abstract: 本发明提供了一种具有容易高度地集成的堆叠结构的非易失性存储装置以及经济地制造该非易失性存储装置的方法。所述非易失性存储装置可以包括彼此交叉的至少一个第一电极和至少一个第二电极。至少一个数据存储层可以设置在所述至少一个第一电极与所述至少一个第二电极彼此交叉的区域。所述至少一个第一电极可以包括第一导电层和第一半导体层。
-
公开(公告)号：CN100573336C
公开(公告)日：2009-12-23
申请号：CN200610106080.4
申请日：2006-06-19
Applicant: 三星电子株式会社
CPC classification number: G03F7/70241 , G03F7/70941
Abstract: 提供了一种离轴投影光学系统，其包括离轴设置的第一和第二反射镜。第一反射镜弯曲部分的切向和径向半径分别为R1t和R1s。第二反射镜弯曲部分的切向和径向半径分别为R2t和R2s。从物点到第一反射镜10的光束入射角为i1，从第一反射镜10反射到第二反射镜30的光束入射角为i2。数值R1t、R1s、R2t、R2s、i1和i2可以满足下面的等式：R1tcosi1＝R2tcosi2；R1s＝R1tcos2i1；R2s＝R2tcos2i2。
-
公开(公告)号：CN100557820C
公开(公告)日：2009-11-04
申请号：CN200610054967.3
申请日：2006-02-27
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L27/105 , H01L27/108 , H01L27/11
CPC classification number: H01L29/66795 , H01L27/10823 , H01L27/10826 , H01L27/10876 , H01L27/10879 , H01L27/11507 , H01L27/2436 , H01L29/785
Abstract: 提供了一种半导体器件和一种利用该半导体器件的随机存取存储器(RAM)，该半导体器件利用了SOI结构的优点，同时控制着主体偏压并具有高的工作电流和低的接触电阻的高性能。该半导体器件包括：在半导体衬底上以成对鳍形成的一对沟道区；对应于所述一对沟道区的栅电极；并行电连接到形成于所述一对鳍的每个上的源极的源极接触插塞；以及并行电连接到所述漏极的漏极接触插塞。该半导体器件还可以包括所述漏极接触插塞上的存储节点，或者位于所述沟道区和栅电极之间的存储节点。
-
Patent Agency Ranking
-
公开(公告)号：CN101232024A
公开(公告)日：2008-07-30
申请号：CN200810003978.8
申请日：2008-01-23
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L21/8247 , G11C16/10 , G11C16/26
CPC classification number: H01L27/115 , H01L27/11521
Abstract: 本发明提供了利用氧化物类复合半导体的高度集成的非易失性存储装置以及操作和制造非易失性存储装置的方法。该非易失性存储装置可包括：一个或多个氧化物类复合半导体层；多个辅助栅极，可被布置为与一个或多个氧化物类复合半导体层绝缘；多个控制栅极，可位于多个辅助栅极中的相邻的成对的辅助栅极之间，并与多个辅助栅极位于不同的水平面上，多个控制栅极可与一个或多个氧化物类复合半导体层绝缘；多个电荷存储层，可置于一个或多个氧化物类复合半导体层与多个控制栅极之间。
-
公开(公告)号：CN101211913A
公开(公告)日：2008-07-02
申请号：CN200710301183.0
申请日：2007-12-26
Applicant: 三星电子株式会社
IPC: H01L27/04 , H01L27/115 , H01L23/522 , H01L21/8234 , H01L21/8247 , H01L21/768
CPC classification number: H01L29/785 , H01L21/76897 , H01L29/41791 , H01L29/66795 , H01L29/66825 , H01L29/66833 , H01L29/7851 , H01L29/7881 , H01L29/792 , H01L2029/7858
Abstract: 示例实施例涉及一种包括鳍型沟道区的半导体装置和制造该半导体装置的方法。该半导体装置包括半导体基底、半导体柱和接触塞。半导体基底包括用作有源区的至少一对鳍。半导体柱可以置于鳍的部分之间以连接鳍。接触塞可以设置(或形成)在半导体柱上，并且电连接鳍的顶表面。
-
公开(公告)号：CN101192621A
公开(公告)日：2008-06-04
申请号：CN200710187399.9
申请日：2007-11-27
Applicant: 三星电子株式会社
CPC classification number: G11C11/5678 , G11C13/0004 , H01L27/24
Abstract: 本发明提供了一种非易失性存储器装置及其制造方法。在该非易失性存储器装置中，至少一个第一传导类型的第一半导体层可相互分隔开地形成在基底的部分上。多个第一阻抗变化存储层可接触至少一个第一半导体层的每个的第一侧壁。多个第二传导类型的第二半导体层可置于至少一个第一半导体层的每个的第一侧壁和多个第一阻抗变化存储层之间，第二传导类型与第一传导类型相反。多个位线电极可连接到多个第一阻抗变化存储层的每个。
-
公开(公告)号：CN101114654A
公开(公告)日：2008-01-30
申请号：CN200610171720.X
申请日：2006-12-19
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L21/8247 , G11C16/02
CPC classification number: H01L29/42352 , H01L21/28273 , H01L21/28282 , H01L27/115 , H01L27/11521 , H01L27/11568 , H01L29/42336
Abstract: 本发明公开了一种可以增加集成度的非易失性存储装置及其操作和制造方法，其特征在于：在非易失性存储装置中，在半导体基底上形成多个第一存储节点膜和多个第一控制栅极。多个第二存储节点膜和多个第二控制栅极凹入半导体基底内以便布置在两个相邻的第一控制栅极之间并且在多个第一控制栅极的底部的下面。在半导体基底上界定多个位线区以便顺序延伸跨过多个第一控制栅极和多个第二控制栅极。
-
-
-
-
-
-
-
-
-
Search Results
65
records
(took 0.02 seconds)
