公开(公告)号：CN107532327B

公开(公告)日：2019-12-17

申请号：CN201680021148.0

申请日：2016-01-21

Applicant: 住友电气工业株式会社

Inventor： 本家翼 ,  冲田恭子

IPC: H01L21/20 ,  H01L21/304 ,  H01L21/265 ,  C30B29/36

Abstract: 提供一种碳化硅单晶衬底(10)，具有第一主表面(10a)以及与第一主表面(10a)相反的第二主表面(10b)。第一主表面(10a)包括中心正方形区域(1)以及外部正方形区域(2)。当从厚度方向(TD)观察时，中心正方形区域(1)以及外部正方形区域(2)中的每一个都具有15mm长度的边。第一主表面(10a)具有不小于100mm的最大直径(W)。碳化硅单晶衬底(10)具有不大于5μm的TTV。由中心正方形区域(1)中的LTIR除以中心正方形区域(1)中的LTV而获得的值不小于0.8且不大于1.2。由外部正方形区域(2)中的LTV除以中心正方形区域(1)中的LTV而获得的值不小于1且不大于3。提供一种碳化硅单晶衬底，碳化硅半导体器件以及制造碳化硅半导体器件的方法，以便实现光刻工艺中掩模图案的位置偏离的抑制。

公开(公告)号：CN108026662A

公开(公告)日：2018-05-11

申请号：CN201680053607.3

申请日：2016-07-21

Applicant: 住友电气工业株式会社

Inventor： 上田俊策 ,  冲田恭子 ,  原田真

IPC: C30B29/36

Abstract: 碳化硅基板包含碳面侧主面和硅面侧主面。所述碳化硅基板的直径为100mm以上并且厚度为300μm以上。所述碳面侧主面和所述硅面侧主面相对于{0001}面的偏角为4°以下。所述碳面侧主面中的氮浓度高于所述硅面侧主面中的氮浓度，并且所述碳面侧主面与所述硅面侧主面之间的拉曼峰位移之差为0.2cm‑1以下。

公开(公告)号：CN107532327A

公开(公告)日：2018-01-02

申请号：CN201680021148.0

申请日：2016-01-21

Applicant: 住友电气工业株式会社

Inventor： 本家翼 ,  冲田恭子

IPC: C30B29/36 ,  H01L21/20 ,  H01L21/304 ,  H01L21/265

Abstract: 提供一种碳化硅单晶衬底(10)，具有第一主表面(10a)以及与第一主表面(10a)相反的第二主表面(10b)。第一主表面(10a)包括中心正方形区域(1)以及外部正方形区域(2)。当从厚度方向(TD)观察时，中心正方形区域(1)以及外部正方形区域(2)中的每一个都具有15mm长度的边。第一主表面(10a)具有不小于100mm的最大直径(W)。碳化硅单晶衬底(10)具有不大于5μm的TTV。由中心正方形区域(1)中的LTIR除以中心正方形区域(1)中的LTV而获得的值不小于0.8且不大于1.2。由外部正方形区域(2)中的LTV除以中心正方形区域(1)中的LTV而获得的值不小于1且不大于3。提供一种碳化硅单晶衬底，碳化硅半导体器件以及制造碳化硅半导体器件的方法，以便实现光刻工艺中掩模图案的位置偏离的抑制。

公开(公告)号：CN103503119B

公开(公告)日：2016-10-19

申请号：CN201280021347.3

申请日：2012-05-09

Applicant: 住友电气工业株式会社

Inventor： 冲田恭子

IPC: H01L21/304

CPC classification number: B28D5/045 ,  B28D5/04 ,  C30B29/36 ,  C30B33/00 ,  C30B33/06 ,  Y10T83/04

Abstract: 一种制造碳化硅基板的方法，包括制备单结晶碳化硅的晶块（1）的步骤和通过切割晶块（1）获得基板的步骤。然后，在获得基板的步骤中，在如下方向上进行切割：该方向相对于晶块（1）的 方向或 方向所形成的角度在{0001}面上的正投影中是15°±5°。

公开(公告)号：CN104278322A

公开(公告)日：2015-01-14

申请号：CN201410231410.7

申请日：2014-05-28

Applicant: 住友电气工业株式会社

Inventor： 本家翼 ,  冲田恭子 ,  川濑智博 ,  堀勉

IPC: C30B23/00 ,  C30B29/36

CPC classification number: H01L29/1608 ,  C30B23/00 ,  C30B23/002 ,  C30B23/025 ,  C30B23/066 ,  C30B29/36 ,  H01L29/045 ,  Y10T428/21

Abstract: 本发明涉及制造碳化硅单晶的方法和碳化硅单晶衬底。提高了碳化硅单晶的质量。制备具有第一侧和第二侧的坩埚。将用于利用升华方法生长碳化硅的固体源材料布置在第一侧。将由碳化硅制成的籽晶布置在第二侧。将坩埚布置在绝热容器中。绝热容器具有面向第二侧的开口。加热坩埚，使固体源材料升华。通过绝热容器中的开口测量第二侧的温度。开口具有向着绝热容器的外侧变窄的锥形内表面。

公开(公告)号：CN102187020B

公开(公告)日：2014-03-12

申请号：CN201080002962.0

申请日：2010-01-12

Applicant: 住友电气工业株式会社

Inventor： 冲田恭子

IPC: C30B29/40 ,  C30B33/10 ,  H01L21/205 ,  H01L21/304

CPC classification number: C30B29/40 ,  C30B33/00 ,  H01L21/02392 ,  H01L21/02461 ,  H01L21/02543 ,  H01L21/02546 ,  H01L21/02573 ,  H01L21/02658

Abstract: 本发明提供一种能够抑制电气特性的恶化，并且抑制PL特性的恶化的InP基板的制造方法、外延晶片的制造方法、InP基板及外延晶片。本发明的InP基板的制造方法包括如下步骤：准备InP基板(步骤S1～S3)；利用硫酸过氧化氢水溶液混合物清洗InP基板(步骤S5)；在利用硫酸过氧化氢水溶液混合物进行清洗的步骤(步骤S5)后，利用磷酸清洗InP基板(步骤S6)。

公开(公告)号：CN102549715A

公开(公告)日：2012-07-04

申请号：CN201080042620.1

申请日：2010-09-17

Applicant: 住友电气工业株式会社

Inventor： 佐佐木信 ,  原田真 ,  西口太郎 ,  冲田恭子 ,  井上博挥 ,  并川靖生 ,  藤原伸介

IPC: H01L21/20 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC classification number: C30B29/36 ,  C30B23/00 ,  H01L21/02002 ,  Y10T428/192

Abstract: 一种SiC晶锭(10a)，其设置有：底面(12a)，其具有四个边；四个侧面(12b，12c，12d，12e)，该四个侧面在与所述底面(12a)的方向相交的方向上从所述底面(12a)延伸；以及生长面(12f)，其与所述侧面(12b，12c，12d，12e)连接，并位于相对于所述底面(12a)的相反侧上。所述底面(12a)、所述侧面(12b，12c，12d，12e)以及所述生长面(12f)中的至少一个是{0001}面、{1-100}面、{11-20}面或相对于这些面具有10°以内的倾斜的面。

公开(公告)号：CN102511074A

公开(公告)日：2012-06-20

申请号：CN201180003852.0

申请日：2011-02-25

Applicant: 住友电气工业株式会社

Inventor： 佐佐木信 ,  原田真 ,  增田健良 ,  和田圭司 ,  井上博挥 ,  西口太郎 ,  冲田恭子 ,  并川靖生 ,  堀井拓

IPC: H01L21/02 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/7802 ,  H01L21/2007 ,  H01L21/3247 ,  H01L29/045 ,  H01L29/1608 ,  H01L29/66068

Abstract: 本发明公开了一种能够降低制造成本的用于制造碳化硅衬底的方法，该方法包括下列步骤：准备基底衬底(10)和SiC衬底(20)；通过在彼此的顶部上放置基底衬底(10)和SiC衬底(20)来制造层叠衬底；通过加热接合衬底来制作接合衬底(3)；通过加热接合衬底(3)使基底衬底(10)的温度高于SiC衬底(20)的温度而使在接合界面(15)处形成的空洞(30)在接合衬底(3)的厚度方向上移动；以及通过去除在与SiC衬底(20)相反侧上包括主要衬底(10B)的基底衬底(10)的区域来去除空洞(30)。

公开(公告)号：CN102379026A

公开(公告)日：2012-03-14

申请号：CN201080015070.4

申请日：2010-09-28

Applicant: 住友电气工业株式会社

Inventor： 佐佐木信 ,  原田真 ,  西口太郎 ,  冲田恭子 ,  并川靖生

IPC: H01L21/02 ,  H01L21/20 ,  H01L21/205 ,  H01L21/265 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L21/02667 ,  H01L21/02378 ,  H01L21/0243 ,  H01L21/02529 ,  H01L21/02612 ,  H01L21/02614 ,  H01L21/02656 ,  H01L21/047 ,  H01L21/0475 ,  H01L29/045 ,  H01L29/66068 ,  H01L29/7802

Abstract: 在提供的用于制造半导体衬底的方法中，准备具有支撑部(30)以及第一和第二碳化硅衬底(11、12)的组合衬底(80P)。在第一和第二碳化硅衬底(11、12)之间，存在具有开口(CR)的间隙(GP)。在开口(CR)之上形成用于间隙(GP)的封闭层。该封闭层至少包括硅层。硅层被碳化以形成包括碳化硅的、在开口(CR)之上封闭间隙(GP)的盖子(70)。将来自第一和第二碳化硅衬底(11、12)的各个第一和第二侧面(S1、S2)的升华物沉积到盖子(70)之上，形成用于封闭开口(CR)的连接部。去除盖子(70)。

公开(公告)号：CN101038871A

公开(公告)日：2007-09-19

申请号：CN200710084402.4

申请日：2007-03-02

Applicant: 住友电气工业株式会社

Inventor： 西浦隆幸 ,  冲田恭子 ,  堀江裕介

IPC: H01L21/30 ,  H01L21/306 ,  H01L23/00

CPC classification number: H01L21/02052

Abstract: 提供了一种化合物半导体衬底的表面处理方法，一种化合物半导体的制造方法，一种化合物半导体衬底以及一种半导体晶片，涉及通过减小在由化合物半导体所形成的衬底的表面处的杂质浓度，来减小形成在衬底上的层处的杂质浓度。该化合物半导体衬底表面处理方法包括衬底制备步骤(S10)以及第一清洗步骤(S20)。衬底制备步骤(S10)包括制备由包含至少5质量％的铟的化合物半导体所形成的衬底的步骤。在第一清洗步骤(S20)中，使用清洗液清洗所述衬底至少3秒钟但不超过60秒钟的清洗持续时间，该清洗液具有至少－1但不超过3的pH，以及满足－0.08333x+0.750≤E≤－0.833x+1.333的关系的氧化还原电位E(mV)，其中x是pH值。