公开(公告)号：CN108346556A

公开(公告)日：2018-07-31

申请号：CN201711439435.6

申请日：2012-04-25

申请人： 纳斯普Ⅲ/Ⅴ有限责任公司

发明人： B·库纳特

IPC分类号： H01L21/02

CPC分类号： H01L29/205 ,  H01L21/02381 ,  H01L21/02458 ,  H01L21/02461 ,  H01L21/02463 ,  H01L21/02466 ,  H01L21/02505 ,  H01L21/02538 ,  H01L21/0262

摘要： 本发明涉及单片集成半导体结构。具体地，本发明涉及一种包含下列层结构的单片集成半导体结构：A)基于掺杂的或未掺杂的Si的载体层，B)任选地具有组成BxAlyGazNtPv的层，C)具有组成BxAly-GazInuPvSbw的松弛层，D)任选地具有组成BxAlyGazInuPvSbwNt的用于阻断失配位错的层，E)任选地具有组成BxAlyGazInuPvSbwNtAsr的用于异质偏移的层，和F)任意的优选第III/V族的半导体材料或几种不同的任意半导体材料的组合，其中所有第III族元素的上述化学计量指数的总和始终为1，和其中所有第V族元素的上述化学计量指数的总和也始终为1。

公开(公告)号：CN103890981B

公开(公告)日：2017-03-08

申请号：CN201280051930.9

申请日：2012-10-02

申请人： 昭和电工株式会社

发明人： 松村笃 ,  德永悠

IPC分类号： H01L33/38 ,  H01L21/205 ,  H01L33/14

CPC分类号： H01L33/145 ,  H01L21/02395 ,  H01L21/02461 ,  H01L21/02463 ,  H01L21/02543 ,  H01L21/02546 ,  H01L21/02576 ,  H01L21/02579 ,  H01L21/0262 ,  H01L33/0066 ,  H01L33/0079 ,  H01L33/36 ,  H01L33/38 ,  H01L33/387 ,  H01L33/405 ,  H01L33/44

摘要： 本发明提供一种减少了光吸收的发光二极管、其制造方法、灯和照明装置。一种发光二极管100），具备：设置在基板（1）上的含有发光层24）的化合物半导体层（10）；被设置在基板（1）与化合物半导体层（10）之间的欧姆接触电极7）；被设置在化合物半导体层（10）的基板（1）相反侧的欧姆电极（11）；包含以覆盖欧姆电极（11）的表面的方式设置的分支部（12b）和与分支部12b）连结的焊盘部（12a）的表面电极（12）；和被设置在发光层（24）之中的、在与焊盘部（12a）俯视重叠的区域所配置的焊盘下发光层（24a）和在除了与焊盘部（12a）俯视重叠的区域以外的区域所配置的发光层（24）之间，阻碍向焊盘下发光层24a）供给的电流的电流隔断部（13）。

公开(公告)号：CN103548114B

公开(公告)日：2016-10-12

申请号：CN201280016643.4

申请日：2012-01-25

申请人： 纳斯普III/V有限责任公司

发明人： B.库纳特

IPC分类号： H01L21/02

CPC分类号： H01L21/02661 ,  C30B25/18 ,  C30B29/40 ,  H01L21/02381 ,  H01L21/02433 ,  H01L21/0245 ,  H01L21/02461 ,  H01L21/02502 ,  H01L21/02543 ,  H01L21/0262

摘要： 本发明涉及制造单片模板的方法，该模板包含Si晶片，在该Si晶片表面上外延施加有III/V半导体层，该III/V半导体的晶格常数与Si的相差小于10%，所述方法包括以下步骤：A)任选地，使Si晶片表面脱氧，B)任选地，在脱氧的Si晶片表面上外延生长Si层，C)任选地，对该Si晶片表面或该Si层表面进行烘烤步骤和/或蚀刻步骤，D)在350‑650℃的晶片温度下，在该Si晶片表面上或者在步骤A)‑C)之一的过程中所形成的表面上外延生长III/V半导体层，生长速率是0.1‑2μm/h，层厚是1‑100nm，E)在500‑800℃的晶片温度下，在步骤D)所获得的层上外延生长与步骤D)所施加的III/V半导体相同或者不同的III/V半导体层，生长速率是0.1‑10μm/h，层厚是10‑150nm。

公开(公告)号：CN105409005A

公开(公告)日：2016-03-16

申请号：CN201380078418.8

申请日：2013-08-23

申请人： 英特尔公司

发明人： G·A·格拉斯 ,  A·S·默西

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/205 ,  H01L21/02241 ,  H01L21/02247 ,  H01L21/02373 ,  H01L21/02461 ,  H01L21/02463 ,  H01L21/02466 ,  H01L21/02546 ,  H01L21/02549 ,  H01L21/0262 ,  H01L21/30604 ,  H01L21/30612 ,  H01L21/7605 ,  H01L21/76224 ,  H01L21/76232 ,  H01L21/76264 ,  H01L27/0255 ,  H01L29/0653 ,  H01L29/0673 ,  H01L29/1033 ,  H01L29/1054 ,  H01L29/1079 ,  H01L29/1083 ,  H01L29/165 ,  H01L29/267 ,  H01L29/66522 ,  H01L29/66795 ,  H01L29/78 ,  H01L29/7848 ,  H01L29/785

摘要： 公开了针对诸如金属-氧化物-半导体(MOS)晶体管的半导体器件使用介于III-V沟道层和IV族衬底之间的高阻层的技术。高阻层可用于使得从源极到漏极的沿着除了直接经过沟道以外的路径的电流流动最小化(或消除)。在一些情况下，高阻层可以是III-V宽带隙层。在一些这样的情况下，宽带隙层可以具有大于1.4电子伏特(eV)的带隙，并且甚至可以具有大于2.0eV的带隙。在其它情况下，通过例如氧化或氮化，可以将宽带隙层部分地或完全地转化成绝缘体。作为结果的结构可以与平面、鳍式或纳米线/纳米管晶体管架构一起使用，以帮助防止衬底泄漏问题。

公开(公告)号：CN104900521A

公开(公告)日：2015-09-09

申请号：CN201410077191.1

申请日：2014-03-04

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 肖德元

IPC分类号： H01L21/336 ,  H01L29/78 ,  H01L29/06

CPC分类号： H01L29/7849 ,  H01L21/02233 ,  H01L21/0245 ,  H01L21/02461 ,  H01L21/02463 ,  H01L21/02532 ,  H01L21/02546 ,  H01L21/02568 ,  H01L21/0262 ,  H01L21/02636 ,  H01L21/30604 ,  H01L21/30608 ,  H01L21/3065 ,  H01L21/308 ,  H01L21/823431 ,  H01L27/0886 ,  H01L27/1211 ,  H01L29/0684 ,  H01L29/1054 ,  H01L29/1079 ,  H01L29/1095 ,  H01L29/201 ,  H01L29/207 ,  H01L29/267 ,  H01L29/66795 ,  H01L29/785 ,  H01L29/7851 ,  H01L29/7853 ,  H01L29/7854

摘要： 一种鳍式场效应晶体管及其形成方法，所述鳍式场效应晶体管的形成方法包括：提供半导体衬底；在所述半导体衬底内形成若干凹槽；在所述半导体衬底表面形成缓冲层，所述缓冲层填充满凹槽并覆盖半导体衬底表面；刻蚀部分厚度的缓冲层，形成鳍部；在鳍部周围的缓冲层上形成绝缘层，所述绝缘层的表面低于鳍部的顶部表面；在鳍部表面形成沟道层；在部分绝缘层表面和部分沟道层表面形成横跨鳍部的栅极结构；在栅极结构两侧的沟道层内形成源漏区。上述方法可以提高形成的鳍式场效应晶体管的性能。

公开(公告)号：CN103797568A

公开(公告)日：2014-05-14

申请号：CN201280045159.4

申请日：2012-09-10

申请人： 国际商业机器公司

发明人： 郑政玮 ,  徐崑庭

IPC分类号： H01L21/311

CPC分类号： H01L21/30604 ,  H01L21/02381 ,  H01L21/02387 ,  H01L21/02439 ,  H01L21/02461 ,  H01L21/02502 ,  H01L21/02521 ,  H01L21/02664 ,  H01L21/30612 ,  H01L21/7813

摘要： 提供了一种从下层基础衬底去除半导体器件层的方法，其中在半导体器件层和基础衬底之间形成牺牲含磷化物层。在一些实施例中，可以在形成牺牲含磷化物缓冲层之前在基础衬底的上表面上形成半导体缓冲层。然后，利用无HF蚀刻剂蚀刻最终的结构以从基础半导体衬底释放半导体器件层。在从基础衬底释放半导体器件层之后，基础衬底可以重复利用。

公开(公告)号：CN102428555B

公开(公告)日：2014-04-09

申请号：CN201080021283.8

申请日：2010-05-19

申请人： 住友化学株式会社

发明人： 市川磨

IPC分类号： H01L21/8222 ,  H01L21/20 ,  H01L21/331 ,  H01L21/338 ,  H01L21/8232 ,  H01L21/8248 ,  H01L27/06 ,  H01L29/737 ,  H01L29/778 ,  H01L29/812

CPC分类号： H01L29/7786 ,  H01L21/0237 ,  H01L21/02461 ,  H01L21/02463 ,  H01L21/02538 ,  H01L21/02573 ,  H01L21/8252 ,  H01L27/0605 ,  H01L29/207 ,  H01L29/66462 ,  H01L29/812

摘要： 本发明提供一种半导体基板，其具有：第1半导体、及在第1半导体的上方形成的第2半导体；第2半导体具有：显示P型的传导型杂质或显示N型的传导型的第1杂质原子，和使所述第2半导体的费米能级接近于所述第2半导体不具有所述第1杂质原子时的费米能级的第2杂质原子。作为一个例子，该第2半导体的多数载流子是电子，第2杂质原子使具有第1杂质原子的第2半导体的费米能级下降。第2半导体是3-5族化合物半导体，第2杂质原子也可为选自铍、硼、碳、镁、及锌构成的组中的至少一种。

公开(公告)号：CN103426966A

公开(公告)日：2013-12-04

申请号：CN201310258404.6

申请日：2010-07-21

申请人： 住友电气工业株式会社

发明人： 秋田胜史 ,  石塚贵司 ,  藤井慧 ,  永井阳一

IPC分类号： H01L31/101 ,  H01L31/18

CPC分类号： H01L31/035209 ,  H01L21/02392 ,  H01L21/02458 ,  H01L21/02461 ,  H01L21/02463 ,  H01L21/02466 ,  H01L21/02507 ,  H01L21/02546 ,  H01L31/03042 ,  H01L31/03046 ,  H01L31/035236 ,  H01L31/109 ,  H01L31/184 ,  Y02E10/544 ,  Y02P70/521

摘要： 本发明提供一种可减少暗电流的受光元件，其具备衬底、受光层、扩散浓度分布调整层及窗层，受光层设置在衬底与扩散浓度分布调整层之间，扩散浓度分布调整层设置在受光层与窗层之间，包含窗层及扩散浓度分布调整层的半导体区域包含沿着与受光层的接合面依次配置的第一及第二区域，第一区域含有规定的杂质元素且与第二区域邻接，第一区域的导电型为p型，自窗层与扩散浓度分布调整层的接合面在第二区域中朝上述窗层内或扩散浓度分布调整层内延伸的规定区域内的n型载体浓度的最大值在5×1015cm-3以上、1×1019cm-3以下的范围内。

公开(公告)号：CN103222072A

公开(公告)日：2013-07-24

申请号：CN201180056609.5

申请日：2011-10-21

申请人： 奥斯兰姆奥普托半导体有限责任公司

发明人： P.施托斯 ,  A.贝雷斯

IPC分类号： H01L33/00 ,  H01S5/343 ,  H01S5/02 ,  H01S5/323

CPC分类号： H01L33/26 ,  H01L21/02381 ,  H01L21/02461 ,  H01L21/02463 ,  H01L21/02505 ,  H01L21/02543 ,  H01L33/0066 ,  H01L33/0079 ,  H01L33/12 ,  H01L2924/0002 ,  H01L2933/0091 ,  H01S5/3201 ,  H01S2301/173 ,  H01L2924/00

摘要： 说明了一种用于制造具有基于材料系统AlInGaP的半导体层堆叠（1）的光电子半导体芯片（10）的方法，其中提供生长衬底（2），所述生长衬底具有硅表面。将压缩松弛的缓冲层堆叠（3）施加在所述生长衬底（2）上。将半导体层堆叠（1）变质地外延生长在缓冲层堆叠（3）上。半导体层堆叠（1）具有被设置为生成辐射的活性层。还说明了一种借助于这样的方法制造的半导体芯片（10）。

公开(公告)号：CN1826694B

公开(公告)日：2012-04-25

申请号：CN200480015504.5

申请日：2004-04-01

申请人： 库纳诺公司

发明人： 拉尔斯·伊瓦尔·塞缪尔森 ,  比约恩·约纳斯·奥尔松 ,  拉尔斯-奥克·勒拜博

IPC分类号： H01L29/06 ,  H01L29/861 ,  C30B29/62

CPC分类号： H01L29/0665 ,  B82Y10/00 ,  C30B11/00 ,  C30B11/12 ,  C30B29/62 ,  H01L21/02395 ,  H01L21/02461 ,  H01L21/02463 ,  H01L21/02543 ,  H01L21/02546 ,  H01L21/02573 ,  H01L21/02603 ,  H01L21/0262 ,  H01L21/02631 ,  H01L21/02653 ,  H01L21/2258 ,  H01L29/0673 ,  H01L29/0676 ,  H01L29/068 ,  H01L29/861 ,  H01L29/885 ,  Y10S977/932

摘要： 本发明公开了一种纳米工程结构，其包括具有高迁移率导电性的纳米须，并且包括pn结。在一个实施例中，由第一半导体材料构成的纳米须具有第一带隙，并包括至少一种具有第二带隙的第二材料的外壳，该外壳沿着至少部分所述纳米元件长度密封该纳米元件，掺杂所述第二材料，从而在沿着该纳米须长度的第一和第二区域中分别提供相反导电性类型的载荷子，从而在所述纳米元件中通过将载荷子传送到所述纳米元件中而生成由相反导电性类型载荷子形成的相应第一和第二区域，在这两个区域之间具有自由载流子耗尽区。在另一实施例中，纳米须被包含掺杂剂材料的聚合物材料包围。在又一实施例中，纳米须在两种不同本征材料之间具有异质结，并且费米能级钉扎在未掺杂的界面处生成了pn结。