-
公开(公告)号：CN112710600A
公开(公告)日：2021-04-27
申请号：CN202011455614.0
申请日：2020-12-10
申请人： 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 清华大学
IPC分类号： G01N17/00 , G01N21/3504
摘要： 本发明提供一种聚碳酸酯类材料稳定性快速评价方法，属于高分子材料检测分析领域。所述方法包括：利用高灵敏度红外光谱仪实时监测原位反应仓中的样品在一定条件下老化早期产生的痕量气相产物来评价聚碳酸酯类材料的稳定性，该方法检测精度高，在聚碳酸酯类材料老化早期就能检测到痕量的气相老化产物，能够实现在材料发生老化的同时在线监测老化产物，因此极大程度缩减了老化评价周期。本发明的方案能够将整个聚碳酸酯类材料稳定性的测试时间缩短为6‑10小时，解决了目前聚碳酸酯类材料稳定性的评价方法耗时很长的问题。
-
公开(公告)号：CN116827272A
公开(公告)日：2023-09-29
申请号：CN202310610445.0
申请日：2023-05-26
申请人： 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 西安电子科技大学
摘要： 本发明实施例提供一种斩波放大器电路及设备，属于放大器技术领域。所述斩波放大器电路包括：沿该斩波放大器电路的输入端至输出端依次连接的第一级斩波器、第一级放大器、第二级斩波器和第二级放大器；以及反馈回路，其设置在所述第一级放大器的输出端与信号补偿端之间，被配置为滤除所述第一级放大器的输出信号中的失调电压和1/f噪声，并将进行所述滤除所得的信号反馈至所述第一级放大器的所述信号补偿端。本发明实施例在第一级放大器后设置反馈回路，以抑制所述第一级放大器的输出信号中的失调电压和1/f噪声。
-
公开(公告)号：CN115878539A
公开(公告)日：2023-03-31
申请号：CN202310046767.7
申请日：2023-01-31
申请人： 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司
IPC分类号： G06F13/42
摘要： 本发明提供一种串口自适应电路、电子设备和电路板，属于RS‑232通讯串口领域。所述串口自适应电路包括：电平转换模块、对称型电阻网络模块和RS‑232接口；电平转换模块用于实现两路TTL电平串口信号与两路RS‑232负逻辑电平信号之间的转换；对称型电阻网络模块与电平转换模块连接，用于将两路RS‑232负逻辑电平信号转换为输出信号，或者将输入信号转换为两路RS‑232负逻辑电平信号；RS‑232接口与对称型电阻网络模块连接，用于接入输入信号或者输出输出信号。该自适应电路可以实现RS‑232通讯接口接收信号和发送信号的自动适应，在工程实践中可以有效避免由于串口线类型差异导致的信号不匹配问题。
-
公开(公告)号：CN115360295B
公开(公告)日：2023-01-31
申请号：CN202211292154.3
申请日：2022-10-21
申请人： 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 西安交通大学
摘要： 本申请涉及磁传感器领域，提供一种基于长方体硅基通孔的三维磁传感器及其制造方法。所述基于长方体硅基通孔的三维磁传感器，包括长方体硅基底和三个薄膜磁阻单元，三个薄膜磁阻单元分别形成于长方体硅基底的三个相邻面的表面，三个薄膜磁阻单元通过长方体硅基底内部的硅通孔导线相互连接，所述硅通孔导线从长方体硅基底的三个相邻面垂直延伸到长方体硅基底内部进行连通；三个薄膜磁阻单元均设置有金属电极，所述硅通孔导线与三个薄膜磁阻单元的金属电极形成为一体。本申请本申请通过硅通孔导线实现三个薄膜磁阻单元的电气互联，集成度高、可靠性强，同时充分利用垂直空间实现高密度三维磁传感器的集成，体积小、功耗低。
-
公开(公告)号：CN115274858B
公开(公告)日：2023-01-17
申请号：CN202211205608.9
申请日：2022-09-30
申请人： 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司
IPC分类号： H01L29/78 , H01L29/06 , H01L29/08 , H01L21/336
摘要： 本发明提供一种LDMOS器件、LDMOS器件制造方法及芯片，属于芯片领域。该LDMOS器件包括：半导体衬底以及形成在半导体衬底上的源极结构、栅极结构和漏极结构；半导体衬底内形成有漂移区和体区，栅极结构形成在源极结构和漏极结构之间；源极结构包括源极掺杂区和源极金属，源极掺杂区形成在体区内且距离半导体衬底上表面第一预设距离，源极金属与源极掺杂区相连；漏极结构包括漏极掺杂区和漏极金属，漏极掺杂区形成在漂移区内且距离半导体衬底上表面第一预设距离，漏极金属与漏极掺杂区相连；源极掺杂区与漏极掺杂区上方还形成有low‑K介质层，low‑K介质层环绕在源极金属和漏极金属的四周。
-
公开(公告)号：CN115084245B
公开(公告)日：2023-01-17
申请号：CN202210875450.X
申请日：2022-07-25
申请人： 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司
IPC分类号： H01L29/423 , H01L29/78 , H01L21/336 , H01L21/28
摘要： 本发明提供一种LDMOS器件及其制备方法以及芯片，属于半导体集成电路技术领域。包括：半导体衬底、栅极结构、源极区、漏极区、体区以及漂移区，栅极结构包括电极层和栅介质层，栅介质层由若干层二氧化硅层和若干层高K介质层构成；体区和漂移区上方相邻设置有一层二氧化硅层和与该二氧化硅层相邻的一层高K介质层；漂移区上方的高K介质层上还设置有交替堆叠的多层二氧化硅层和多层高K介质层。体区上方的栅介质层采用双层结构，不影响体区形成导电沟道，漂移区上方的栅介质层采用堆叠结构，有效提升器件耐压能力。高K介质层之间插入的二氧化硅层能够阻断高K介质偶极子传导对沟道的影响，降低载流子声子散射现象对器件速度的影响。
-
公开(公告)号：CN115274859A
公开(公告)日：2022-11-01
申请号：CN202211205804.6
申请日：2022-09-30
申请人： 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司
IPC分类号： H01L29/78 , H01L29/06 , H01L29/40 , H01L21/336
摘要： 本发明涉及半导体领域，提供一种LDMOS晶体管及其制造方法。所述LDMOS晶体管包括衬底、P型体区、N型漂移区、N型高压阱区、位于P型体区的源极、位于N型漂移区的漏极、栅极以及浅槽隔离区，所述N型漂移区设置有P型掺杂区，所述P型掺杂区包覆浅槽隔离区的下缘边角且与漏极相接，所述P型掺杂区与N型漂移区形成PN结，以分担漏极与N型漂移区之间的电场；所述浅槽隔离区的上表面设置有多晶硅场板结构；所述多晶硅场板结构、所述浅槽隔离区与所述P型掺杂区构成RESURF结构，以降低P型掺杂区与N型漂移区之间的电场。本发明可以降低漏端在沟道方向的电场强度，提高器件的导通击穿电压，同时降低热载流子效应。
-
公开(公告)号：CN115274857A
公开(公告)日：2022-11-01
申请号：CN202211205447.3
申请日：2022-09-30
申请人： 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司
IPC分类号： H01L29/78 , H01L29/06 , H01L29/08 , H01L21/336
摘要： 本发明提供一种LDMOS器件、LDMOS器件制造方法及芯片，属于芯片领域。该LDMOS器件包括：半导体衬底以及形成在半导体衬底上的源极结构、栅极结构和漏极结构；所述半导体衬底内形成有漂移区和体区，所述源极结构与体区相接，所述漏极结构与所述漂移区相接，所述栅极结构形成在所述源极结构与所述漏极结构之间；所述漏极结构包括漏极掺杂区和漏极金属，所述漏极掺杂区形成在所述漂移区内且距离半导体衬底上表面第一预设距离，所述漏极金属与所述漏极掺杂区相连；所述漏极掺杂区上方还形成有空气腔，所述空气腔环绕在所述漏极金属的四周。空气腔内填充空气介质，空气介质围绕漏极金属，降低漏端的电场，提高击穿电压。
-
公开(公告)号：CN115084245A
公开(公告)日：2022-09-20
申请号：CN202210875450.X
申请日：2022-07-25
申请人： 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司
IPC分类号： H01L29/423 , H01L29/78 , H01L21/336 , H01L21/28
摘要： 本发明提供一种LDMOS器件及其制备方法以及芯片，属于半导体集成电路技术领域。包括：半导体衬底、栅极结构、源极区、漏极区、体区以及漂移区，栅极结构包括电极层和栅介质层，栅介质层由若干层二氧化硅层和若干层高K介质层构成；体区和漂移区上方相邻设置有一层二氧化硅层和与该二氧化硅层相邻的一层高K介质层；漂移区上方的高K介质层上还设置有交替堆叠的多层二氧化硅层和多层高K介质层。体区上方的栅介质层采用双层结构，不影响体区形成导电沟道，漂移区上方的栅介质层采用堆叠结构，有效提升器件耐压能力。高K介质层之间插入的二氧化硅层能够阻断高K介质偶极子传导对沟道的影响，降低载流子声子散射现象对器件速度的影响。
-
公开(公告)号：CN114823482B
公开(公告)日：2022-09-02
申请号：CN202210698562.2
申请日：2022-06-20
申请人： 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司
IPC分类号： H01L21/762 , H01L21/336 , H01L29/78
摘要： 本公开涉及半导体制造技术领域，具体涉及一种横向扩散金属氧化物半导体的制备方法和器件，该方法包括：提供一衬底，在衬底上形成第一衬垫层和第二衬垫层；以图形化的光罩的正光刻胶作为掩膜，刻蚀第一衬垫层和第二衬垫层以形成场氧的开口；对衬底进行热氧化处理，以在开口内形成场氧；去除第二衬垫层；使用相同图形化的光罩的负光刻胶作为掩膜，刻蚀去除第一衬垫层；对衬底再次进行热氧化处理，形成牺牲氧化层；使用相同图形化的光罩的负光刻胶作为掩膜，刻蚀去除牺牲氧化层。本公开解决了现有LDMOS制造工艺中，在相关步骤会消耗场氧而造成场氧上表面的厚度减少进而导致击穿电压降低的技术问题，提高了LDMOS器件的击穿电压。
-
-
-
-
-
-
-
-
-
搜索结果
82 条记录 (耗时 0.119 秒)
