-
公开(公告)号:CN107667426A
公开(公告)日:2018-02-06
申请号:CN201580080336.6
申请日:2015-06-25
申请人: 英特尔公司
IPC分类号: H01L23/525 , H01L27/112 , G11C17/16
CPC分类号: H01L27/11206 , G11C17/16 , H01L23/5252
摘要: 描述了反熔丝编程电压的受控修改。在一个示例中,反熔丝电路形成在衬底上,包括反熔丝电路的栅极区。将分子注入到栅极区中以损坏栅极区的结构。电极形成在栅极区之上以将反熔丝电路连接到其它部件。
-
公开(公告)号:CN107665892A
公开(公告)日:2018-02-06
申请号:CN201710627194.1
申请日:2017-07-27
发明人: 瓦希姆拉亚·巴维卡蒂
IPC分类号: H01L27/112
CPC分类号: G11C17/12 , H01L27/0688 , H01L27/11226 , H01L27/11206 , H01L27/11293
摘要: 本文描述的各种实现针对集成电路。集成电路可以包括位线。集成电路可以包括具有多个存储单元的存储单元阵列。集成电路可以包括将每个存储单元耦合到位线的多个通孔路径。集成电路可以包括形成为将一个或多个存储单元与其对应的到位线的通孔路径解耦的一个或多个开路路径。
-
公开(公告)号:CN107492553A
公开(公告)日:2017-12-19
申请号:CN201710438733.7
申请日:2017-06-12
申请人: 克劳帕斯科技有限公司
IPC分类号: H01L27/112 , G11C17/16 , G11C17/18
CPC分类号: G11C17/18 , G11C17/14 , G11C17/16 , H01L23/535 , H01L27/11206
摘要: 在阵列中的OTP(一次性可编程)存储器单元,具有编程MOSFET以及对称地置于编程MOSFET的两侧中任一侧上的存取晶体管。存储器单元的平衡布局改进了光刻效应,带来了改进的工艺结果。对存储器单元进行编程的结果也得以改进。
-
公开(公告)号:CN106469727A
公开(公告)日:2017-03-01
申请号:CN201610248436.1
申请日:2016-04-20
申请人: 力旺电子股份有限公司
IPC分类号: H01L27/112
CPC分类号: G11C17/16 , G11C17/18 , H02J1/00 , H02J4/00 , H01L27/11206 , H01L27/112
摘要: 一种反熔丝型一次编程的记忆胞及其相关的阵列结构。该记忆胞具有以下的结构。形成于一井区的一第一掺杂区、一第二掺杂区、一第三掺杂区与一第四掺杂区。一栅极氧化层,覆盖于该井区的该表面。一第一栅极,形成于该第一掺杂区与该第二掺杂区之间的该栅极氧化层上,其中该第一栅极连接至一字线。一第二栅极,形成于该第二掺杂区与该第三掺杂区之间的该栅极氧化层上,其中该第二栅极连接至一反熔丝控制线。一第三栅极,形成于该第三掺杂区与该第四掺杂区之间的该栅极氧化层上,其中该第三栅极连接至一隔离控制线。
-
公开(公告)号:CN103296026B
公开(公告)日:2016-08-03
申请号:CN201310056203.8
申请日:2013-02-22
申请人: 权义弼
发明人: 权义弼
IPC分类号: H01L27/115 , H01L29/08 , H01L29/786 , H01L21/8247 , H01L21/336
CPC分类号: H01L27/0629 , G11C11/4094 , G11C11/4097 , G11C16/0466 , G11C2207/005 , G11C2211/4016 , H01L21/84 , H01L27/1021 , H01L27/11206 , H01L27/1203 , H01L29/0649 , H01L29/66477 , H01L29/685 , H01L29/8611 , H01L29/872
摘要: 本发明涉及非易失性存储器及其制造方法,尤其涉及包含由沟道区域中形成有绝缘隔离膜的晶体管构成的存储单元的非易失性存储器及其制造方法。本发明的非易失性存储器以MOS晶体管为基本结构并至少在沟道区域形成绝缘隔离膜,栅绝缘层由绝缘膜或可变电阻构成而成为数据存储场所,构成为栅极至少在栅极下部形成金属层,且第一源极区及第一漏极区中以低浓度掺入掺杂物,而第二源极区及第二漏极区中以高浓度掺入掺杂物,或将MOS晶体管作为基本构成并至少包含沟道区域而形成绝缘隔离膜;或者构成为,栅绝缘层由绝缘膜或可变电阻构成而成为数据存储场所,其中栅极成为导电层而第一源极区与第二源极区成为二极管,第一漏极区与第二漏极区也成为二极管。
-
公开(公告)号:CN105637637A
公开(公告)日:2016-06-01
申请号:CN201480055774.2
申请日:2014-09-02
申请人: 夏普株式会社
IPC分类号: H01L27/10 , H01L21/8242 , H01L27/108 , H01L29/786
CPC分类号: H01L27/1255 , G02F1/1368 , H01L27/088 , H01L27/101 , H01L27/112 , H01L27/11206 , H01L27/115 , H01L27/1225 , H01L27/1251 , H01L29/24 , H01L29/41733 , H01L29/42384 , H01L29/7869 , H01L29/78696 , H01L45/085 , H01L45/1206 , H01L45/147 , H01L2029/42388
摘要: 半导体装置(1001)具备:第1晶体管(10A),其具有第1沟道长度L1和第1沟道宽度W1;以及第2晶体管(10B),其具有第2沟道长度L2和第2沟道宽度W2,第1晶体管(10A)和第2晶体管(10B)具有由共同的氧化物半导体膜形成的活性层,第1晶体管(10A)是能从漏极电流Isd依赖于栅极电压Vg的半导体状态不可逆地变为漏极电流Isd不依赖于栅极电压Vg的电阻体状态的存储晶体管,第1沟道长度L1小于第2沟道长度L2。
-
公开(公告)号:CN105575965A
公开(公告)日:2016-05-11
申请号:CN201510473777.4
申请日:2015-08-05
申请人: 力旺电子股份有限公司
IPC分类号: H01L27/105 , H01L21/8238 , G06F3/044
CPC分类号: G01D5/24 , G06K9/0002 , G11C29/1201 , G11C29/78 , H01L23/552 , H01L27/0248 , H01L27/11206 , H01L27/115 , H01L2924/0002 , H01L2924/00
摘要: 本发明公开一种整合型电容感应模块及其相关系统,该整合型电容感应模块包括:硅基板、第一层间介电层、第二层间介电层、第三层间介电层、多个电连接层、屏蔽层、下感应电极层、上感应电极层、保护镀膜层。内嵌式存储器与感应电路形成于该硅基板内。第一层间介电层覆盖于该硅基板。该些电连接层堆叠于第一层间介电层上。屏蔽层形成于该些电连接层上。第二层间介电层覆盖于屏蔽层。下感应电极层形成于第二层间介电层上。第三层间介电层覆盖于该下感应电极层。上感应电极层形成于第三层间介电层上。保护镀膜层覆盖上感应电极层。
-
公开(公告)号:CN102057441B
公开(公告)日:2016-01-20
申请号:CN200980121131.2
申请日:2009-04-03
申请人: 赛鼎矽公司
发明人: 沃德克·库尔贾诺韦茨
CPC分类号: H01L27/101 , H01L23/5252 , H01L27/0207 , H01L27/11206 , H01L29/42368 , H01L2924/0002 , H01L2924/00
摘要: 提供了独立于核心电路工艺制造技术的一次性可编程存储单元,该一次性可编程存储单元具有带有低阈值电压的反熔丝器件。具有通道晶体管和反熔丝器件的双晶体管存储单元或具有双重厚度栅氧化层的单晶体管存储单元形成在高压阱中,该高压阱是为高压晶体管形成的。反熔丝器件的阈值电压不同于存储器件的核心电路中任何晶体管的阈值电压,但是具有与核心电路中的晶体管相同的栅氧化层厚度。通道晶体管具有与核心电路中的任何晶体管的阈值电压不同的阈值电压,并且具有不同于核心电路中任何晶体管的栅氧化层厚度。通过省略用于在I/O电路中制造的高压晶体管的阈值调整注入中的一些或全部,降低反熔丝器件的阈值电压。
-
公开(公告)号:CN102956642B
公开(公告)日:2015-12-09
申请号:CN201210307166.9
申请日:2012-08-24
申请人: 美国博通公司
IPC分类号: H01L27/112 , H01L21/8246
CPC分类号: H01L29/7855 , G11C11/34 , G11C17/12 , H01L23/5252 , H01L27/11206 , H01L29/785 , H01L2924/0002 , H01L2924/00
摘要: 根据一个实施方式,提供了一种基于FINFET的一次可编程器件和相关方法。该一次可编程(OTP)器件包括与传感FinFET平行的存储FinFET。存储FinFET和传感FinFET共享公共源极区、公共漏极区和公共沟道区。存储FinFET通过具有断裂的栅极电介质而被编程,导致传感FinFET具有改变的阈值电压和改变的漏极电流。一种用于使用这样的OTP器件的方法,包括施加编程电压用于使存储FinFET的栅极电介质断裂,从而获得存储FinFET的已编程状态,以及通过传感FinFET检测由该存储FinFET的已编程状态而导致的改变的阈值电压和改变的漏极电流。
-
公开(公告)号:CN104979353A
公开(公告)日:2015-10-14
申请号:CN201510150703.7
申请日:2015-04-01
申请人: 力旺电子股份有限公司
IPC分类号: H01L27/112 , H01L23/525 , H01L29/06 , H01L21/8246
CPC分类号: G11C5/06 , G11C16/0408 , G11C16/0425 , G11C16/0433 , G11C16/10 , G11C16/14 , G11C16/26 , G11C17/16 , G11C17/18 , H01L23/5252 , H01L23/528 , H01L27/11206 , H01L27/11524 , H01L27/11526 , H01L27/11529 , H01L27/11558 , H01L27/11573 , H01L29/0649 , H01L29/42328 , H01L29/42368 , H01L29/4916 , H01L29/512 , H01L29/7817 , H01L29/7835 , H01L29/93 , H01L2924/0002 , H01L2924/00
摘要: 本发明公开一种反熔丝单次可编程存储单元以及存储器的操作方法,其单次可编程只读存储单元包括:反熔丝单元及选择晶体管。反熔丝单元分别包括依序设置于基底上的反熔丝层与反熔丝栅极、修改的延伸掺杂区设置于反熔丝层下方的基底中以及设置于反熔丝栅极的相对两侧的基底中的第一掺杂区与第二掺杂区。选择晶体管,包括选择栅极、栅极介电层、第二掺杂区与第三掺杂区。选择栅极设置于基底上。栅极介电层设置于选择栅极与基底之间。第二掺杂区与第三掺杂区,分别设置于选择栅极的相对两侧的基底中。其中反熔丝层、反熔丝栅极与修改的延伸掺杂区构成可变电容器。
-
-
-
-
-
-
-
-
-