公开(公告)号：CN102610644B

公开(公告)日：2014-08-13

申请号：CN201110436081.6

申请日：2011-12-22

Applicant: 北京大学

Inventor： 黄如 ,  谭斐 ,  安霞 ,  黄芊芊 ,  杨东 ,  张兴

IPC: H01L29/78 ,  H01L29/10 ,  H01L21/336 ,  H01L21/762

Abstract: 本发明公开了一种抑制辐射引起的背栅泄漏电流的SOI器件及其制备方法。本发明的SOI器件包括半导体衬底、埋氧层、半导体体区、栅区、源区和漏区、栅侧墙以及LDD区，其中在半导体体区引入两个防止泄漏通道产生的隔离保护层，该隔离保护层位于半导体体区中埋氧层的正上方，分别紧临源区和漏区。本发明中的隔离保护层的禁带宽度远远大于硅材料的禁带宽度，所以反型电子在源区和漏区间移动需要克服较大的势垒高度，背栅反型的导电通道很难形成，抑制了辐射时背栅泄漏电流的产生。本发明基于SOI器件的常规工艺，制作方法简单，不需要引入额外的光刻版，且由于隔离保护层并未延展至整个背栅沟道，减小了对前栅阈值电压的影响。

公开(公告)号：CN102522424B

公开(公告)日：2014-04-30

申请号：CN201110436842.8

申请日：2011-12-23

Applicant: 北京大学

Inventor： 黄如 ,  谭斐 ,  安霞 ,  黄芊芊 ,  杨东 ,  张兴

IPC: H01L29/32 ,  H01L27/092 ,  H01L21/8238

CPC classification number: H01L29/7833 ,  H01L21/823878 ,  H01L27/0921 ,  H01L29/32

Abstract: 本发明公开了一种减小电荷共享效应的CMOS器件及其制备方法。本发明的CMOS器件在隔离区的正下方设置俘获载流子的附加隔离区。该附加隔离区的材料为多孔硅等，由于多孔硅是一种通过电化学阳极氧化单晶硅片形成的海绵状结构的功能材料，多孔硅的表面层内存在大量的微孔和悬挂键。这些缺陷会在多孔硅的禁带中央形成缺陷态，缺陷态可俘获载流子，导致电阻增大，且随着腐蚀电流密度的增大，孔隙率增大，多孔硅中的缺陷增多。本发明中利用多孔硅中缺陷态俘获载流子的特性可减小重离子引起的电荷共享效应，浅沟道隔离STI区和下方隔离区的形成只需要一次光刻，工艺简单，且可以极大地提高集成电路的抗辐射性能。

公开(公告)号：CN102386186B

公开(公告)日：2014-02-19

申请号：CN201110359705.9

申请日：2011-11-14

Applicant: 北京大学

Inventor： 黄如 ,  谭斐 ,  安霞 ,  黄芊芊 ,  杨东 ,  张兴

IPC: H01L27/092 ,  H01L29/08 ,  H01L21/8238

CPC classification number: H01L29/6653 ,  H01L21/823814 ,  H01L29/1083 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7833

Abstract: 本发明公开了一种减小辐射产生电荷收集的CMOS器件及其制备方法。本发明的CMOS器件在源区和漏区的正下方设置重掺杂的抑制电荷收集区，该区域的掺杂类型和源区和漏区的掺杂类型相反，且掺杂浓度不小于源区和漏区的掺杂浓度。抑制电荷收集区的横向范围略小于或者等于源区和漏区的横向范围，且向沟道的横向位置不超过源区和漏区的边缘。本发明的CMOS器件可以大大减小单粒子作用下出现的“漏斗”范围，使在电场作用下瞬时收集的电荷减小。由于耗尽层宽度变窄，在“漏斗”范围内的电子空穴对扩散至耗尽层边缘更加困难，因此敏感节点收集的电荷会大大降低，有效抑制单粒子瞬态对集成电路造成的影响。

公开(公告)号：CN102412302B

公开(公告)日：2013-09-18

申请号：CN201110310001.2

申请日：2011-10-13

Applicant: 北京大学

Inventor： 黄如 ,  邱颖鑫 ,  詹瞻 ,  黄芊芊

IPC: H01L29/78 ,  H01L29/08 ,  H01L21/336

Abstract: 本发明公开了一种抑制双极效应的隧穿场效应晶体管及其制备方法。本发明的隧穿场效应晶体管的漏区与沟道区采用不同的半导体材料，并且漏区的禁带宽度要大于沟道区的禁带宽度，可以有效抑制双极效应，并且降低了器件的亚阈泄漏电流，同时又不影响器件的开态电流，因此可以提高器件的开关电流比，也降低了器件的亚阈斜率，非常明显地提高了器件的性能。

公开(公告)号：CN102201450B

公开(公告)日：2012-10-10

申请号：CN201110144333.8

申请日：2011-05-31

Applicant: 北京大学

Inventor： 黄如 ,  邱颖鑫 ,  詹瞻 ,  黄芊芊 ,  毛翔

IPC: H01L29/78 ,  H01L29/10 ,  H01L21/336

Abstract: 本发明公布了一种隧穿场效应晶体管及其制备方法。所述晶体管包括：半导体衬底；第一沟道区和第二沟道区；第一栅叠层区；第二栅叠层区；第一源区；漏区；第二源区；第一栅叠层区中的第一导电层和第二栅叠层区中的第二导电层在沟道区外相连接，构成叉指栅；第三绝缘层；在第三绝缘层中形成第一源区和第二源区上的电极，漏区上的漏电极D和叉指栅上的栅电极G；源电极S。本发明提出的隧穿场效应器件的工作电流在亚阈区时是隧穿电流，在线性区时为MOS场效应管的电流，驱动电流得到很大的提高。同时，制造工艺与传统工艺兼容；由于采用叉指结构实现，同时第一源区起到了衬底引出的作用，节约了面积。

公开(公告)号：CN102456745A

公开(公告)日：2012-05-16

申请号：CN201010523321.1

申请日：2010-10-22

Applicant: 北京大学

Inventor： 秦石强 ,  黄芊芊 ,  唐粕人 ,  唐昱 ,  黄如 ,  蔡一茂 ,  杨庚雨

IPC: H01L29/788 ,  H01L29/06 ,  H01L29/10 ,  H01L27/115 ,  G11C16/02 ,  H01L21/8247

CPC classification number: H01L27/11556 ,  H01L29/7391 ,  H01L29/7889 ,  H01L29/8616

Abstract: 本发明公开了一种快闪存储器及其制备方法和操作方法。该快闪存储器包括两个垂直沟道的存储单元，以轻掺杂N型(或P型)硅作为衬底，在硅平面的两端各有一个P+区(或N+区)，中间为两个垂直于硅平面的沟道区域，沟道之上为两个沟道共用的N+区(或P+区)，每个沟道的外侧由内向外依次为隧穿氧化层、多晶硅浮栅、阻挡氧化层和多晶硅控制栅，多晶硅浮栅和多晶硅控制栅由侧墙氧化层与P+区(或N+区)隔开。整个器件呈两位垂直沟道的TFET型快闪存储器，与现有的标准CMOS工艺有着较好的兼容性，较之基于MOS场效应晶体管的传统快闪存储器具有编程效率高、功耗低、可有效抑制穿通效应、密度高等多方面的优点。

公开(公告)号：CN102208446A

公开(公告)日：2011-10-05

申请号：CN201110098730.6

申请日：2011-04-20

Applicant: 北京大学

Inventor： 黄如 ,  詹瞻 ,  黄芊芊 ,  王阳元

IPC: H01L29/78 ,  H01L29/43 ,  H01L29/36

CPC classification number: H01L21/26506 ,  H01L29/1041 ,  H01L29/78

Abstract: 本发明公布了一种隧穿电流放大晶体管，属于CMOS超大规模集成电路(ULSI)中场效应晶体管逻辑器件领域。该隧穿电流放大晶体管包括半导体衬底、发射极、漏极、浮空隧穿基极以及控制栅，所述漏极、浮空隧穿基极以及控制栅构成一个常规的TFET结构，而发射极的掺杂类型与浮空隧穿基极相反，发射极的位置相对于漏极在浮空隧穿基极的另一侧，并且发射极与浮空隧穿基极之间的半导体类型与浮空隧穿基极相同。与现有的TFET相比，本发明隧穿电流放大晶体管可以有效的提高器件的导通电流，提高器件的驱动能力。

公开(公告)号：CN102157559A

公开(公告)日：2011-08-17

申请号：CN201110048595.4

申请日：2011-03-01

Applicant: 北京大学

Inventor： 詹瞻 ,  黄芊芊 ,  黄如 ,  王阳元

IPC: H01L29/78 ,  H01L29/423

CPC classification number: H01L29/4238 ,  H01L29/7391

Abstract: 本发明提供了一种低功耗隧穿场效应晶体管TFET，属于CMOS超大集成电路(ULSI)中的场效应晶体管逻辑器件与电路领域。本发明TFET包括源、漏和控制栅，其中，控制栅向源极端延展成叉指型，该叉指型控制栅由延展出来的栅区和原控制栅区组成，在延展栅区下覆盖的有源区同样是沟道区，材料为衬底材料。本发明采用叉指型栅结构，实现TFET的源区包围沟道，提高器件导通电流。与现有的平面TFET相比，在同样的工艺条件，同样的有源区尺寸下，可以得到更高的导通电流以及更陡直的亚阈值斜率。

公开(公告)号：CN119855158A

公开(公告)日：2025-04-18

申请号：CN202510068339.3

申请日：2025-01-16

Applicant: 北京超弦存储器研究院 ,  北京大学

Inventor： 黄芊芊 ,  邓闵月 ,  黄如

IPC: H10B53/20 ,  H10B53/30

Abstract: 本发明提供了两种高密度三维铁电存储器结构及其制备方法，所述制备方法能够降低三维铁电存储器制备过程中的深孔刻蚀难度，同时又能增加单位存储单元的铁电电容的有效面积。所述高密度三维铁电存储器的核心结构与制备过程包括：通过隔离沟槽将深孔刻蚀形成的导电通孔分割为更小的两个子通孔作为分立的导线，减小了刻蚀时深孔结构的深宽比，从而降低了制备过程中的刻蚀难度；通过在沿垂直于衬底方向延伸的竖直导线上形成凹槽结构，增加导线与铁电材料之间的接触面积，从而增加了存储单元的有效电容面积，确保在工艺节点缩小时可以维持足够的存储窗口。本发明提升了三维铁电存储器的存储密度和可靠性，具有广泛的应用前景。

公开(公告)号：CN118380025A

公开(公告)日：2024-07-23

申请号：CN202410510594.4

申请日：2024-04-26

Applicant: 北京大学

Inventor： 黄如 ,  徐伟凯 ,  黄芊芊

IPC: G11C5/02 ,  G11C5/06 ,  G11C13/00 ,  G11C11/22 ,  G11C11/16

Abstract: 本发明公开一种可配置连接的尹辛机求解器，属于新型存储与计算技术领域。该尹辛机求解器包括FeFET/忆阻器阵列和存储电容，阵列中两个并联连接的nFeFET，或并联连接的一nFeFET和一pFeFET，或两个并联连接的忆阻器组成一个相互作用系数J，利用FeFET铁电极化/忆阻器高低阻态实现J的存储，存储电容用于存储并更新自旋σ的值，FeFET/忆阻器结合σ的输入实现有符号乘法，利用FeFET/忆阻器阵列实现哈密顿能力Hσ的乘累加计算。本发明可以实现可配置连接与原位多值扩展，提高存储密度和计算精度，且不需要额外的硬件开销。