-
公开(公告)号：CN113990942B
公开(公告)日：2022-04-15
申请号：CN202111623306.9
申请日：2021-12-28
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
IPC: H01L29/423 , H01L29/40 , H01L29/78 , H01L21/28 , H01L21/336
Abstract: 本发明提供一种圆形对称结构的LDMOS器件及其制备方法，包括：衬底、栅介质层和栅电极；衬底上划分有第一区域，第一区域形成有高压阱区；第一区域包括第二区域和第三区域；第二区域形成有体区，第三区域形成有漂移区，漂移区和体区位于高压阱区内；第二区域包括第四区域和第五区域，第四区域经离子注入形成源区；第三区域包括第六区域和第七区域；第七区域经离子注入形成漏区；栅介质层形成在第五区域和第六区域上方；栅介质层包括薄氧区和场氧区；场氧区表面划分有第八区域；栅电极设置在第八区域与薄氧区上。采用中心对称布局，消除工艺梯度误差，提升量产工艺的良率、均匀性和一致性；采用圆形场板结构，提升器件的击穿电压和可靠性。
-
公开(公告)号：CN114050181B
公开(公告)日：2022-03-22
申请号：CN202210014429.0
申请日：2022-01-07
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 本发明实施例提供一种NLDMOS器件及制备方法、芯片，所述NLDMOS器件包括：衬底，所述衬底上方设有第一高压N阱区和第二高压N阱区，所述第一高压N阱区和第二高压N阱区之间留有衬底间隙；所述第一高压N阱区和第二高压N阱区上设有P型降低电场区，所述P型降低电场区经过所述衬底间隙；所述第一高压N阱区上还设有P型体区，所述第二高压N阱区上设有N型漂移区；所述P型体区、衬底间隙以及N型漂移区形成PIN结。所述NLDMOS器件的结构设计有效的提高了击穿电压。
-
公开(公告)号：CN114203592A
公开(公告)日：2022-03-18
申请号：CN202111473541.2
申请日：2021-11-29
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
Abstract: 本发明实施例提供一种芯片局部涂覆装置，属于芯片分析处理设备技术领域，所述装置包括：机箱、涂覆装置、载物台和显微镜，所述机箱的一侧开设有涂覆作业口，所述涂覆装置包括涂覆探针，所述涂覆装置安装在所述机箱内部，且所述涂覆探针从所述涂覆作业口伸出至所述机箱外部，所述显微镜和所述载物台固定安装在所述涂覆作业口上下两侧的机箱上，且所述载物台位于所述涂覆作业口的下方，所述显微镜位于所述涂覆作业口的上方。通过涂覆装置在芯片坑洼或层数较少的部位涂覆覆盖材料，利用覆盖材料的遮挡性和粘附性对芯片坑洼或层数较少的部位形成保护膜，以实现在干法刻蚀和湿法刻蚀去层过程中仅将层数多的部位进行去层，使芯片处于同一层次。
-
公开(公告)号：CN114065674A
公开(公告)日：2022-02-18
申请号：CN202210046994.5
申请日：2022-01-17
Applicant: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网福建省电力有限公司电力科学研究院
IPC: G06F30/33
Abstract: 本发明实施例提供一种CMOS器件的EOS失效率的预测方法和装置，属于集成电路技术领域。预测方法包括：确定CMOS器件的基础EOS失效率；确定在CMOS器件的全部工艺环节中影响EOS失效率的影响因子；获取针对每一影响因子进行EOS失效率评价的评价结果，并基于该评价结果确定示出影响因子对EOS失效率的影响程度的权重值，其中权重值越大表示影响因子对EOS失效率的影响程度越大；基于基础EOS失效率和各个影响因子对应的权重值，建立针对EOS失效率的预测模型，以得到CMOS器件的EOS失效率的预测值。本发明从CMOS器件各个工艺环节系统性分析，综合考虑影响其EOS失效率的每个影响因素，所得到的EOS失效率的预测值更为精准，从而能够对EOS可靠性预测提供准确的预测依据。
-
公开(公告)号：CN114019220A
公开(公告)日：2022-02-08
申请号：CN202210014419.7
申请日：2022-01-07
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
Abstract: 本发明实施例提供一种电流检测器及电路，电流检测器包括：外壳及至少一组磁体，所述磁体位于所述外壳内，每组磁体包括：第一磁芯、第二磁芯、第一激励线圈、第二激励线圈及感应线圈；所述第一磁芯和第二磁芯对称耦合；所述第一激励线圈缠绕所述第一磁芯，用于产生第一激励磁场；所述第二激励线圈缠绕所述第二磁芯，用于产生第二激励磁场；所述第一激励线圈和第二激励线圈为反向串连连接；所述感应线圈缠绕于所述第一磁芯和第二磁芯的耦合中轴，用于感应待测导体产生感应磁场。所述电流检测器测量灵敏度高、抗干扰能力强，并且结构简单、加工难度较低，成本较低。
-
Patent Agency Ranking
公开(公告)号：CN113782528A
公开(公告)日：2021-12-10
申请号：CN202111330860.8
申请日：2021-11-11
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 西安电子科技大学 , 国网江苏省电力有限公司常州供电分公司 , 国家电网有限公司
IPC: H01L27/02 , H01L27/092 , H01L23/552 , H01L21/8238
Abstract: 本发明提供一种半导体器件、集成电路产品以及制造方法，属于半导体器件技术领域。所述半导体器件包括：基体；第一掺杂区，形成于所述基体，所述第一掺杂区是第一MOS的源区和漏区的掺杂区；第二掺杂区，形成于所述基体，所述第二掺杂区与所述源区的距离小于所述第二掺杂区与所述漏区的距离，所述第二掺杂区与所述源区的导电类型相反；互连层，具有导电性，与所述第二掺杂区和所述源区有接触。本发明可为半导体器件提供抗电磁干扰能力。
-
公开(公告)号：CN113707558A
公开(公告)日：2021-11-26
申请号：CN202111257655.3
申请日：2021-10-27
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/06 , H01L29/40 , G03F1/00
Abstract: 本申请涉及半导体集成电路技术领域，具体地涉及一种用于制备高压LDMOS器件的方法及器件，包括提供第二导电类型的衬底；在衬底的中形成第一导电类型的漂移区与第二导电类型的体区；在漂移区上生长场氧化物；形成覆盖于漂移区的一部分和体区的一部分的栅介质层；在栅介质层上形成栅电极；在体区表面形成源区；以及在漂移区表面形成漏区；其中，使用局部线性掺杂工艺对第一选定区域注入第一导电类型离子，使用掩膜版调节漂移区的离子掺杂浓度，以使得漂移区中的第一子区域和第二子区域中的离子掺杂浓度降低从而第一子区域和第二子区域的离子掺杂浓度相对于漂移区中的第一子区域和第二子区域之外的其他子区域的离子掺杂浓度呈现非线性特征。
-
公开(公告)号：CN112904931A
公开(公告)日：2021-06-04
申请号：CN202110055767.4
申请日：2021-01-15
Applicant: 北京智芯微电子科技有限公司 , 南开大学 , 国网信息通信产业集团有限公司 , 北京芯可鉴科技有限公司
IPC: G05F3/26
Abstract: 本发明涉及集成电路技术领域，提供一种电压电流转换电路及集成电路芯片。所述电压电流转换电路包括第一串联电阻、第二串联电阻、第一电流镜、第一负反馈环路以及第二负反馈环路，所述第一负反馈环路包括第一跨导放大器和第二电流镜，所述第二负反馈环路包括第二跨导放大器、第三电流镜以及第一二极管。本发明的电压电流转换电路，采用两条负反馈环路，使其有效输入电压可以高于电源电平，也可以低于地电平，即输入电压范围可以向正电源轨和负电源轨两个方向扩展，输入电压范围宽，动态范围大，且所述电压电流转换电路转换获得的电流也是双向的，可以有更广泛的电路应用，适应更多的系统条件。
-
公开(公告)号：CN114222142A
公开(公告)日：2022-03-22
申请号：CN202210165456.8
申请日：2022-02-23
Applicant: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 复旦大学
Abstract: 本申请实施例提供一种基于脉冲神经网络的图像编码方法及装置，属于神经计算及图像处理技术领域。方法包括：获取待处理图像；对于待处理图像中的每一像素点，获取像素点的特征属性，依据像素点的特征属性确定像素点的信息强度值；将像素点编码为表征像素点在预设时间窗口内对应的脉冲发放时刻的时域编码数据，并以时域编码数据作为待处理数据输入输入神经元，像素点对应的脉冲发放时刻与像素点的信息强度值负相关。本申请通过将像素点的信息强度值近似线性地映射到预设时间窗口内的脉冲发放时刻，使得输入输入神经元的像素点的信息强度值越高，输入神经元的脉冲发放时间越早，从而有助于提高有效数据的区分度，降低数据处理的延时和计算复杂度。
-
公开(公告)号：CN114694727A
公开(公告)日：2022-07-01
申请号：CN202210177188.1
申请日：2022-02-25
Applicant: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 复旦大学
Abstract: 本申请实施例提供一种非易失性存储单元数据读取方法及存内计算数据读取方法，属于半导体技术领域。方法包括：响应于第一数据读取指令，向非易失性存储器件与位线连接的一端施加第一电压，并向三端开关元件与源线连接的一端施加第二电压，第二电压低于第一电压，且第一电压与第二电压的差值大于三端开关元件的阈值电压；通过非易失性存储器件与位线连接的一端获取非易失性存储器件的存储数据。本申请能有效避免了现有的反向读取过程中需对与非易失性存储器件连接的源线施加高电压，导致开关元件产生衬偏效应，进而导致开关元件阈值电压变化，影响存储单元的读取速度和裕度的问题。
-
-
-
-
-
-
-
-
-
Search Results
598
records
(took 0.097 seconds)
