-
公开(公告)号：CN112041825A
公开(公告)日：2020-12-04
申请号：CN201980027282.5
申请日：2019-04-22
申请人： 株式会社半导体能源研究所
IPC分类号： G06F12/0893 , G11C5/14 , G11C7/04 , G11C11/405 , G11C11/4074 , H01L21/8242 , H01L27/108 , H01L29/786
摘要： 提供一种能够改变存储装置的各层次的存储区域的半导体装置。一种半导体装置，包括具有第一及第二存储电路的存储装置及控制电路。第一存储电路包括第一电容器及具有保持第一电容器所保持的电荷的功能的第一晶体管，第二存储电路包括第二晶体管、电连接到所述第二晶体管的栅极的第二电容器及具有保持第二电容器所保持的电荷的功能的第三晶体管。第一及第三晶体管包括具有氧化物半导体的半导体层、栅极及背栅极。通过调整施加到第一或第三晶体管的背栅极的电压来改变第一或第二存储电路中的各存储区域。
-
公开(公告)号：CN111937074A
公开(公告)日：2020-11-13
申请号：CN201980023236.8
申请日：2019-03-20
申请人： 株式会社半导体能源研究所
IPC分类号： G11C11/408 , G11C11/405 , G11C11/4074 , H01L29/786
摘要： 提供一种数据的保持时间长且可靠性高的存储装置。存储装置包括驱动器电路及多个存储单元，存储单元包括晶体管及电容器，晶体管在沟道形成区域中包含金属氧化物。晶体管包括第一栅极及第二栅极，在存储单元保持数据的期间，对晶体管的第一栅极及第二栅极施加负电位。
-
公开(公告)号：CN105895145B
公开(公告)日：2020-10-27
申请号：CN201510232509.3
申请日：2015-05-08
申请人： 瑞萨电子株式会社
发明人： 高桥弘行
IPC分类号： G11C11/4074 , G11C11/408 , G11C11/4091 , H01L27/108
摘要： 本发明提供了一种半导体器件，其包括：包括以矩阵设置的多个存储器单元的存储器单元阵列；以及与所述存储器单元阵列相邻的周边电路。所述存储器单元中的每一个包括：电容元件，包括具有在与基板的主表面垂直的方向上延伸的柱面形状的下电极；以及设置在所述电容元件与位线之间的开关晶体管，所述开关晶体管的接通/关断基于字线的电势来控制。所述周边电路包括在与所述主表面平行的水平方向上与所述下电极相邻并被供给固定电势的信号线、或分别被供给互补电势的一对信号线。
-
公开(公告)号：CN109300497B
公开(公告)日：2020-10-02
申请号：CN201711430840.1
申请日：2017-12-26
申请人： 南亚科技股份有限公司
IPC分类号： G11C11/4074 , G11C5/14
摘要： 本公开提供一种动态随机存取存储器(DRAM)及其电源管理方法。该DRAM包括多个存储库、一电源、一控制元件。所述存储库各包括多个次阵列。该控制元件经配置以获得一信息。该信息涉及所述次阵列中被操作的次阵列的数量。该控制元件基于该信息产生一决定，该决定是输出多少量的电能，其中该电源基于该控制元件的该决定输出一结果量的电能。本公开的技术方案可以提高电源使用效率。
-
公开(公告)号：CN110838316A
公开(公告)日：2020-02-25
申请号：CN201810935330.8
申请日：2018-08-16
申请人： 华邦电子股份有限公司
发明人： 紫藤泰平
IPC分类号： G11C11/4074 , G11C29/02
摘要： 本发明提供一种芯片外驱动器，包括第一驱动电路，第一驱动电路用以调整芯片外驱动器的回转率。第一驱动电路包括第一预驱动器、开关串与第一输出级。第一预驱动器接收读取信号与第一预驱动器控制信号。开关串被配置为依据读取信号以结合第一预驱动器对电源电压进行分压操作，以产生第一输出级控制信号。第一输出级依据第一输出级控制信号产生数据信号。
-
公开(公告)号：CN110211615A
公开(公告)日：2019-09-06
申请号：CN201910508450.4
申请日：2019-06-13
申请人： 苏州汇峰微电子有限公司
IPC分类号： G11C11/4094 , G11C11/4074 , G11C11/4078
摘要： 本发明公开了一种DRAM列选择驱动电路，包括列选择驱动模块和电源控制模块，所述的电源控制模块的输出与多个所述的列选择驱动模块的电源输入相连，其中，所述的列选择驱动模块包括相连接的列地址选择电路和输出驱动电路。通过上述方式，本发明提供的DRAM列选择驱动电路及其降低漏电的方法，电路结构简单，设计合理，能够有效地降低DRAM列选择驱动电路在待机模式下的漏电，通过控制待机模式下的输出驱动电路的第一电源电压vss_col和第二电源电压vdd_col，来消除输出驱动电路里的晶体管的源漏两端的跨压，从而达到降低其漏电电流的目的。
-
公开(公告)号：CN110189778A
公开(公告)日：2019-08-30
申请号：CN201910508481.X
申请日：2019-06-13
申请人： 苏州汇峰微电子有限公司
IPC分类号： G11C11/4074
摘要： 本发明公开了一种LPDRAM的电源门控电路，包括第一电平转换器、第二电平转换器、第一反相器、第二反相器、第三反相器、第一PMOS管、第一NMOS管以及第二NMOS管，通过上述方式，本发明提供的LPDRAM的电源门控电路，既能在深度休眠模式关闭内部电源来减少静态漏电流，又能够适应多种电源电压域的控制处理；在退出深度休眠模式后，同时利用高压信号和NMOS管增强了对内部电源网络的驱动能力，减小版图的面积。
-
公开(公告)号：CN110164495A
公开(公告)日：2019-08-23
申请号：CN201910508468.4
申请日：2019-06-13
申请人： 苏州汇峰微电子有限公司
IPC分类号： G11C11/4074
摘要： 本发明公开了一种减小深度休眠模式下LPDRAM的静态功耗电路，包括LPDRAM的第一门控电路、第二门控电路和命令控制模块，所述的第一门控电路产生内部第一核心电源VDD1I，所述的第二门控电路分别产生内部第二核心电源VDD2I和数据I/O驱动电路电源VDDQI，所述的命令控制模块产生深度休眠使能信号DPD。通过上述方式，本发明提供的减小深度休眠模式下LPDRAM的静态功耗电路，采用两种电源门控电路，可以在深度休眠模式下关掉绝大部分使用内部第一核心电源和内部第二核心电源的器件，减少整个LPDRAM的静态漏电流。
-
公开(公告)号：CN105489235B
公开(公告)日：2019-04-09
申请号：CN201510837617.3
申请日：2015-11-26
申请人： 上海兆芯集成电路有限公司
发明人： 孙宏全
IPC分类号： G11C5/14 , G11C11/4074 , G11C11/4096
摘要： 一种数据接收芯片，与外部存储器相耦接。该外部存储器具有第一输入输出管脚，用以输出第一数据。该数据接收芯片包括：比较模块，与该第一输入输出管脚以及第一操作电压相耦接，该比较模块用以接收该第一数据，并将该第一数据与第一参考电压作比较，用以识别该第一数据的值；以及电压产生模块，用以产生该第一参考电压，并包括：第一电阻；第二电阻，与该第一电阻串联，其中该第一电阻及该第二电阻对该第一操作电压进行分压，产生该第一参考电压的直流分量；第一电容；以及第二电容，与该第一电容相耦合，其中该第一电容及该第二电容对该第一操作电压进行分压，产生该第一参考电压的交流分量。
-
公开(公告)号：CN104733038B
公开(公告)日：2019-03-29
申请号：CN201410315946.7
申请日：2014-07-03
申请人： 爱思开海力士有限公司
IPC分类号： G11C11/4074 , G11C11/4091 , G11C11/413
摘要： 一种半导体存储装置可以包括：编程电压发生块，被配置成响应于编程代码而产生编程电压；预充电电压发生块，被配置成响应于编程代码和地址而产生预充电电压；以及主位线，被配置成被施加有编程电压和预充电电压。
-
-
-
-
-
-
-
-
-
搜索结果
687 条记录 (耗时 0.026 秒)
