使用多头解码器的多个级对密集型存储器阵列进行分层解码的设备和方法

    公开(公告)号:CN101138047A

    公开(公告)日:2008-03-05

    申请号:CN200580045171.5

    申请日:2005-12-16

    IPC分类号: G11C5/06

    摘要: 一种包括耦合到存储器单元的第一类型和第二类型阵列线的存储器阵列包含第一分层解码器电路,所述第一分层解码器电路用于解码地址信息和选择一个或一个以上所述第一类型阵列线。所述第一分层解码器电路包含至少两个分层级的多头解码器电路。所述第一分层解码器电路可包含:第一级解码器电路,其用于解码多个地址信号输入和产生多个第一级经解码的输出;多个第二级多头解码器电路,每一相应的第二级多头解码器电路耦合到相应的第一级经解码的输出,每一第二级多头解码器电路用于提供相应的多个第二级经解码的输出;和多个第三级多头解码器电路,每一相应的第三级多头解码器电路耦合到相应的第二级经解码的输出,每一第三级多头解码器电路用于提供耦合到所述存储器阵列的相应多个第三级经解码的输出。

    邻近于硅化物而结晶的与介电反熔丝串联的P-I-N二极管及其形成方法

    公开(公告)号:CN101553925B

    公开(公告)日:2013-08-14

    申请号:CN200780042606.X

    申请日:2007-11-13

    IPC分类号: H01L27/102

    CPC分类号: H01L27/1021

    摘要: 本发明描述一种用于形成具有减小的编程电压的非易失性一次性可编程存储器单元的方法。将相连式p-i-n二极管与介电破裂反熔丝配成对,所述介电破裂反熔丝由具有大于约8的介电常数的高介电常数材料形成。在优选实施例中,通过原子层沉积形成所述高介电常数材料。所述二极管优选地由与硅化物接触而结晶的沉积的低缺陷半导体材料形成。可在晶片衬底上方的经堆叠存储器层级中形成此类单元的单片三维存储器阵列。

    用于解码存储器阵列和制造包含存储器阵列的产品的方法

    公开(公告)号:CN102201254B

    公开(公告)日:2012-11-14

    申请号:CN201110073431.7

    申请日:2005-12-16

    IPC分类号: G11C5/06

    摘要: 本申请涉及用于解码存储器阵列和制造包含存储器阵列的产品的方法。一种包括耦合到存储器单元的第一类型和第二类型阵列线的存储器阵列包含第一分层解码器电路,所述第一分层解码器电路用于解码地址信息和选择一个或一个以上所述第一类型阵列线。所述第一分层解码器电路包含至少两个分层级的多头解码器电路。所述第一分层解码器电路可包含:第一级解码器电路,其用于解码多个地址信号输入和产生多个第一级经解码的输出;多个第二级多头解码器电路,每一相应的第二级多头解码器电路耦合到相应的第一级经解码的输出,每一第二级多头解码器电路用于提供相应的多个第二级经解码的输出;和多个第三级多头解码器电路,每一相应的第三级多头解码器电路耦合到相应的第二级经解码的输出,每一第三级多头解码器电路用于提供耦合到所述存储器阵列的相应多个第三级经解码的输出。