InAs/AlSb HEMT及MOS‑HEMT器件的制备方法

    公开(公告)号:CN107195548A

    公开(公告)日:2017-09-22

    申请号:CN201710364157.6

    申请日:2017-05-22

    IPC分类号: H01L21/335 H01L21/28

    摘要: 本发明公开了一种InAs/AlSb HEMT及MOS‑HEMT器件的制备方法,主要用来降低器件的导通电阻及栅极漏电的问题。本发明提供的InAs/AlSb HEMT器件的制备方法,包括以下工艺步骤:1)外延材料生长;2)台面隔离;3)制备欧姆接触;4)制备肖特基栅接触;5)Pad淀积;6)钝化。本发明提供的InAs/AlSb MOS‑HEMT器件的制备方法,包括以下工艺步骤:1)外延材料生长;2)台面隔离;3)制备欧姆接触;4)制备绝缘栅极;5)Pad淀积;6)钝化。本发明省去了栅槽刻蚀步骤,降低了栅极电流泄露,同时降低了器件的导通电阻。

    一种InAs/AlSb HEMT外延结构及其制备方法

    公开(公告)号:CN107123668A

    公开(公告)日:2017-09-01

    申请号:CN201710235791.X

    申请日:2017-04-12

    摘要: 本发明公开了一种InAs/AlSb HEMT外延结构及其制备方法。本发明公开的一种InAs/AlSb HEMT外延结构,自下而上包括:衬底、缓冲层、AlAsxSb1‑x下势垒层、InAs沟道层、AlSb隔离层、InAs掺杂层、AlAsxSb1‑x上势垒层、InAlAs空穴阻挡层以及InAs帽层;缓冲层采用Si;AlAsxSb1‑x下势垒层为具有阶梯式变组分方式的AlAsxSb1‑x势垒层;AlAsxSb1‑x上势垒层为具有阶梯式变组分方式的AlAsxSb1‑x势垒层。本发明通过采用阶梯式变组份方法生长AlAsxSb1‑x下势垒层和AlAsxSb1‑x上势垒层,有效提高了器件的稳定性和可靠性。

    异质结高电子迁移率自旋场效应晶体管及制造方法

    公开(公告)号:CN105261641A

    公开(公告)日:2016-01-20

    申请号:CN201510518302.2

    申请日:2015-08-21

    IPC分类号: H01L29/778 H01L21/335

    摘要: 本发明涉及异质结高电子迁移率自旋场效应晶体管及制造方法。晶体管包括:6H-SiC漏区、6H-SiC源区、6H-SiC沟道区、肖特基接触栅电极、4H-SiC衬底、漏极、源极、SiN隔离层;6H-SiC漏区、6H-SiC源区、6H-SiC沟道区位于4H-SiC衬底上;源极位于6H-SiC源区上,肖特基接触栅电极位于6H-SiC沟道区上,漏极位于6H-SiC漏区上;SiN隔离层位于源极和肖特基接触栅电极,以及肖特基接触栅电极和漏极之间。本发明异质结高电子迁移率自旋场效应晶体管及制造方法可通过调节离子注入的剂量和退火时间改变源漏材料中的掺杂浓度和缺陷密度,从而优化室温下漏区和源区的自旋极化率。

    提高垂直导电结构SiCMOSFET沟道迁移率的方法

    公开(公告)号:CN105161526A

    公开(公告)日:2015-12-16

    申请号:CN201510486185.6

    申请日:2015-08-07

    摘要: 本发明实施例涉及一种提高垂直导电结构SiC MOSFET沟道迁移率的方法,包括:在N+SiC衬底上经过外延工艺形成MOSFET的N-漂移区;在N-漂移区内经过注入工艺形成MOSFET的源区;对已形成所述源区的SiC外延片的外延表面在200℃下进行紫外线氧化;RCA清洗,使得在所述外延表面形成Si界面结构;将所述SiC外延片在300℃氧气气氛中进行等离子体增强化学气相淀积PECVD预处理,将所述外延表面的Si界面结构氧化成SiO2界面层;在所述SiO2界面层上进行氧化淀积和退火,形成隔离介质层;制备多晶硅栅极和源、漏金属电极,从而形成所述垂直导电结构SiC MOSFET。

    原位刻蚀方法
    88.
    发明公开

    公开(公告)号:CN104538296A

    公开(公告)日:2015-04-22

    申请号:CN201510010448.6

    申请日:2015-01-07

    IPC分类号: H01L21/30

    CPC分类号: H01L21/322 H01L21/02378

    摘要: 本发明涉及一种原位刻蚀方法,方法包括:将利用正轴4H或6H的原始碳化硅SiC衬底加工成的加工SiC衬底利用超声进行清洗;利用碱性混合剂将加工SiC衬底在85度温度下煮浴20分钟;利用浓硫酸混合液将加工SiC衬底在85度温度下煮浴20分钟;利用外延炉对零偏角的加工SiC衬底进行原位刻蚀;当外延炉温度降低到700℃以后,停止通入氢气,并抽取真空到低于1×10-7mbar;缓慢提高外延炉气压到常压,使加工SiC衬底自然冷却至室温,取出SiC外延片。本发明原位刻蚀方法能够刻蚀出最佳衬底表面形貌的原位刻蚀工艺,提升SiC异质外延生长质量。

    一种基于N型纳米薄层来提高N型DiMOSFET沟道迁移率方法

    公开(公告)号:CN103928344A

    公开(公告)日:2014-07-16

    申请号:CN201410166456.5

    申请日:2014-04-21

    IPC分类号: H01L21/336

    CPC分类号: H01L29/66068 H01L29/0603

    摘要: 本发明公开了一种基于N型纳米薄层来提高N型DiMOSFET沟道迁移率方法,在已有离子注入工艺基础上将注入形成对导电沟道层注氮改为由外延形成的N+外延层a对导电沟道层注氮;对于N沟DiMOSFET器件而言,该外延厚度为10nm~20nm,掺杂浓度为1×1018cm-3~1×1019cm-3,随后在栅氧化层的工艺中被氧化,只是栅氧化层与SiC界面含氮离子,减少了表面的悬挂键,与已有的离子注入氮元素相比,本发明通过引入外延层a,避免了离子注入工艺引起的SiC和SiO2的接触界面粗糙,高晶格损伤,低激活率等问题,得到了一种了高电子迁移率,低导通电阻,低功耗的SiC DiMOSFET器件。

    测试γ辐照后GaAsHBT器件性能的方法

    公开(公告)号:CN103217638A

    公开(公告)日:2013-07-24

    申请号:CN201310161377.0

    申请日:2013-05-05

    IPC分类号: G01R31/26

    摘要: 本发明公开了一种测试γ辐照后GaAs HBT器件性能的方法,主要解决现有方法的实验复杂,难度大,耗时长,不具有普遍性的问题。其实现步骤为:1)用ADS软件分析电路,确定器件的敏感参数;2)辐照前器件测试;3)对器件进行辐照实验;4)辐照后器件测试;5)对比实验前后器件性能及数据的差异,改变GaAs HBT器件等效电路中的参数,建立辐照后GaAs HBT器件的新等效电路。6)将这个新的等效电路嵌入回射频集成电路仿真软件ADS的GaAs HBT器件模型库中,以实现使用计算机对GaAs HBT器件以及由该器件组成的电路进行抗辐照特性分析,提高辐照实验的通用性,减小辐照实验对人体的危害。