-
公开(公告)号：CN117832092A
公开(公告)日：2024-04-05
申请号：CN202410046605.8
申请日：2024-01-12
申请人： 苏州同冠微电子有限公司
IPC分类号： H01L21/336 , H01L29/06 , H01L29/08
摘要： 本发明公开了省去N+源区光刻的碳化硅MOSFET器件及制备方法：S1提供碳化硅衬底并在其上生长外延层；S2外延层上沉积第一氧化层；S3外延层中形成JFET区；S4在第一氧化层上形成第一多晶硅层；S5光刻形成第一沟道；S6在JFET区形成P阱；S7沉积第二氧化层；S8刻蚀后保留第一沟道中部分第二氧化层；S9在P阱形成N+源区；S10去除第一多晶硅层和第二氧化层；S11在P阱形成PSD区；S12形成第三氧化层和第二多晶硅层；S13光刻形成第二沟道；S14沉积第四氧化层；S15光刻形成接触凹坑；S16去除部分N+源区，使PSD区暴露，形成N+源结；S17进行源极和漏极的制备，完成器件的制备。
-
公开(公告)号：CN106653835A
公开(公告)日：2017-05-10
申请号：CN201510740729.7
申请日：2015-11-04
申请人： 苏州同冠微电子有限公司
IPC分类号： H01L29/739 , H01L21/331
CPC分类号： H01L29/7393 , H01L29/66325
摘要： 本发明涉及半导体器件技术领域，一种IGBT结构，包括N型硅衬底，所述N型硅衬底背面管芯区域刻蚀有凹槽，所述凹槽周围突出N型硅衬底背面部分形成划片槽；所述凹槽和划片槽表面设置有P+集电区，所述的P+集电区表面设置有金属层；所述的凹槽内填充有金属可焊材料。有益效果：本发明在硅片减薄之后采用背面管芯区域的硅刻蚀技术，将管芯处开设凹槽，既降低了对减薄后的薄片加工设备的要求，降低设备成本，又减小了碎片率；从器件性能上来说，降低了器件的导通压降，减小通态损耗。同时管芯处凹槽填充金属可焊材料，使封装更加方便。
-
公开(公告)号：CN106154770A
公开(公告)日：2016-11-23
申请号：CN201610764846.1
申请日：2016-08-30
申请人： 苏州同冠微电子有限公司
发明人： 周兵兵
CPC分类号： G03F7/3028 , G01N21/00
摘要： 本发明公开了一种显影均匀性检测方法，包括以下步骤：曝光模式预设：根据承印晶圆的规格，在光刻机上进行多个曝光阵列位置的设定，所述曝光阵列由多个曝光单元格整齐排列而成，多个曝光阵列均采用相同的曝光能量设定进行曝光；承印晶圆涂胶、曝光并显影：将承印晶圆涂覆光刻胶后，置于光刻机内，采用预设的曝光模式进行曝光后进行显影处理；显影均匀性判定：根据每个曝光阵列中白色曝光单元格的数量，计算每个曝光阵列的中间显影能力值，中间显影能力值等于白色曝光单元格对应的曝光能量值的平均值，比对不同位置曝光阵列的中间显影能力值，即可完成显影均匀性判断。本发明操作简单，有效提高了显影均匀性检测的效率。
-
公开(公告)号：CN105870194A
公开(公告)日：2016-08-17
申请号：CN201610375244.7
申请日：2016-05-31
申请人： 苏州同冠微电子有限公司
发明人： 周炳
IPC分类号： H01L29/78 , H01L29/06 , H01L29/423 , H01L21/336
CPC分类号： H01L29/7828 , H01L29/0634 , H01L29/4236 , H01L29/66666
摘要： 本发明属于半导体器件技术领域，一种沟槽型CoolMOS，由下到上依次包括背面金属层、N+衬底、N?外延层、P?阱区、n+源区、绝缘层和正面金属层；N+衬底上设置有贯通N+衬底的若干超结沟槽，超结沟槽一端延伸至N?外延层，超结沟槽内填充有P型硅；P?阱区设置有贯通P?阱区和n+源区的若干栅极沟槽，栅极沟槽一端延伸至N?外延层，栅极沟槽内填充有多晶硅，多晶硅与栅极沟槽之间通过栅氧间隔设置；n+源区设置有贯通n+源区和绝缘层的若干接触孔，接触孔一端延伸至P?阱区，接触孔内填充有导电金属，且导电金属与正面金属层接触。正面采用栅极沟槽结构，背面挖槽，填充P型硅，达到多次注入扩散P型离子的效果。
-
公开(公告)号：CN104745195A
公开(公告)日：2015-07-01
申请号：CN201310750599.6
申请日：2013-12-31
申请人： 苏州同冠微电子有限公司
发明人： 宋耀德
摘要： 本发明涉及一种VDMOS的PN结用染色溶液，所述染色溶液的含有硝酸和BOE两种组分，质量比为：硝酸：BOE=1：12～18；所述BOE为NH4F：HF按1：6的质量比混合而成的溶液，NH4F的质量浓度是40%，HF的质量浓度为49%。本发明配方针对VDMOS的PN结设计出优质的染色溶液配方，染色时既快速又经济，染色是PN结结深清楚、界限清晰，且所有掺杂结构的结深可以在一张图片中获得。
-
公开(公告)号：CN104299922A
公开(公告)日：2015-01-21
申请号：CN201410608820.9
申请日：2014-11-03
申请人： 苏州同冠微电子有限公司
发明人： 吴耀辉
CPC分类号： H01L24/08 , C23C14/16 , C23C14/24 , H01L24/03 , H01L2224/08502 , H01L2924/01321
摘要： 本发明涉及半导体加工工艺方法。一种背面金属化共晶工艺方法包括如下步骤：1)通过减薄设备对硅晶圆片上进行减薄处理；2)在硅片上表面进行第一次腐蚀处理；3)对硅片进行清洗；4)在硅片上表面进行第二次腐蚀处理；5)将硅片进行冲水甩干；6)对硅片上表面进行金属蒸发处理，在硅片往上依次形成钛金属层、镍金属层和锡锑共晶合金层；7)采用共晶焊接工艺对硅片进行封装处理。本发明背在硅片上进行金属蒸发形成多层金属层，在硅片上的第一层为钛金属层，能与硅片形成良好欧姆接触，第二层为镍金属层能够与钛金属层形成良好接触，第三层为锡锑共晶合金层无剧毒安全可靠，改变了原有背面金属化共晶工艺方法的工艺缺陷，降低了工艺成本。
-
公开(公告)号：CN103972280A
公开(公告)日：2014-08-06
申请号：CN201310033819.3
申请日：2013-01-30
申请人： 苏州同冠微电子有限公司
IPC分类号： H01L29/739 , H01L29/06 , H01L21/331
CPC分类号： H01L29/7395 , H01L29/0684 , H01L29/66333
摘要： 本发明涉及一种具有场截止结构的IGBT及其制造方法，解决了传统工艺制备的问题。本发明通过背面刻蚀、注入，在N-漂移区和P+集电极区之间形成N+缓冲区。这种结构和制造方法，不仅优化器件的电性能，而且克服依赖高能粒子注入的设备，节约了成本。
-
公开(公告)号：CN103963375A
公开(公告)日：2014-08-06
申请号：CN201310033818.9
申请日：2013-01-30
申请人： 苏州同冠微电子有限公司
摘要： 本发明公开了硅片背面金属化共晶结构及其制造工艺，其中硅片背面金属化共晶结构，包括设置在硅片上的Ti金属层、设置在Ti金属层上的Ni金属层、以及设置在Ni金属层上的Au-Sn合金共晶金属层。本发明通过多层金属代替单层的金砷合金或者纯金来作为硅片背面的金属镀层，能与硅片形成良好的欧姆接触；同时通过Sn-Au合金蒸发来产生共晶合金，具有无毒、成本低的优点。
-
公开(公告)号：CN117690787A
公开(公告)日：2024-03-12
申请号：CN202410145586.4
申请日：2024-02-02
申请人： 苏州同冠微电子有限公司
IPC分类号： H01L21/3065 , H01L21/67
摘要： 本发明涉及半导体器件制造技术领域，具体涉及沟槽型半导体器件的多晶回刻方法，包括如下步骤：设置刻蚀设备的腔体压力为第一腔体压力，射频功率和偏置功率设为零，通入四氟化碳气体，在30秒以内各参数稳定进入下一步处理；在第一腔体压力下，设置射频功率和偏置功率，持续通入四氟化碳气体对硅片进行表面处理；设置刻蚀设备的腔体压力为第二腔体压力，第二腔体压力小于第一腔体压力，射频功率和偏置功率设为零，通入六氟化硫气体，在30秒以内各参数稳定进入下一步处理；在第二腔体压力下，设置射频功率，持续通入小流量六氟化硫气体进行刻蚀至所需厚度。本发明工艺方法可控制批量晶圆多晶回刻的均匀性＜±4%，具有较好的均匀性和一致性。
-
公开(公告)号：CN106154770B
公开(公告)日：2019-08-16
申请号：CN201610764846.1
申请日：2016-08-30
申请人： 苏州同冠微电子有限公司
发明人： 周兵兵
摘要： 本发明公开了一种显影均匀性检测方法，包括以下步骤：曝光模式预设：根据承印晶圆的规格，在光刻机上进行多个曝光阵列位置的设定，所述曝光阵列由多个曝光单元格整齐排列而成，多个曝光阵列均采用相同的曝光能量设定进行曝光；承印晶圆涂胶、曝光并显影：将承印晶圆涂覆光刻胶后，置于光刻机内，采用预设的曝光模式进行曝光后进行显影处理；显影均匀性判定：根据每个曝光阵列中白色曝光单元格的数量，计算每个曝光阵列的中间显影能力值，中间显影能力值等于白色曝光单元格对应的曝光能量值的平均值，比对不同位置曝光阵列的中间显影能力值，即可完成显影均匀性判断。本发明操作简单，有效提高了显影均匀性检测的效率。
-
-
-
-
-
-
-
-
-
搜索结果
94 条记录 (耗时 0.035 秒)
