存储器装置
    2.
    发明公开

    公开(公告)号:CN112750481A

    公开(公告)日:2021-05-04

    申请号:CN202010749109.0

    申请日:2020-07-30

    Inventor: 朴旼相

    Abstract: 公开了一种存储器装置。所述存储器装置可包括单元阵列和周期计算电路。周期计算电路可基于所述存储器装置的操作温度来计算将在单元阵列执行的刷新操作的操作周期。响应于操作温度低于第一温度,周期计算电路可被配置为通过对第二斜率值至第n斜率值中的一个或多个斜率值进行积分来计算操作周期,第二斜率值至第n斜率值从最高温度到最低温度排列。第二斜率值可对应于第二温度,第n斜率值可对应第n温度,n可以是大于或等于2的自然数,并且所述一个或多个斜率值的数量可基于操作温度。

    在多芯片封装中使用温度偏差来控制操作的存储器器件

    公开(公告)号:CN112992217B

    公开(公告)日:2024-08-02

    申请号:CN202110230766.9

    申请日:2016-04-08

    Inventor: 朴旼相

    Abstract: 提供了一种存储器器件,包括:第一裸片,其包括配置成生成第一温度信息的第一温度传感器和配置成基于第一温度信息生成第一计算温度信息的第一温度计算器;以及第二裸片,其包括存储器单元阵列、配置成生成第二温度信息的第二温度传感器和配置成从第一裸片接收第一计算温度信息的第二温度计算器,其中,所述第二裸片被配置成基于所述第二温度信息和所述第一计算温度信息来调整所述第二裸片的操作参数。

    存储设备及其控制方法
    6.
    发明授权

    公开(公告)号:CN109584916B

    公开(公告)日:2023-10-03

    申请号:CN201811113450.6

    申请日:2018-09-25

    Inventor: 朴旼相

    Abstract: 一种控制包括温度传感器的存储设备的方法包括:感测存储设备的温度并且使用感测的温度来提取用于控制存储设备的提取的温度,将提取的温度存储在存储设备中,使用在存储设备中所存储的提取的温度和多个过去提取的温度来计算在当前时间点的估计的温度,以及使用估计的温度来控制存储设备。

    在多芯片封装中使用温度偏差来控制操作的方法和器件

    公开(公告)号:CN110010174B

    公开(公告)日:2023-08-08

    申请号:CN201811494811.6

    申请日:2016-04-08

    Inventor: 朴旼相

    Abstract: 本发明提供了一种存储器器件,包括:第一裸片,包括:第一温度传感器,其被配置为产生第一温度信息;以及温度偏差计算器,其被配置为基于第一温度信息产生温度偏差信息;第二裸片,包括:第一存储器单元阵列以及第一温度补偿计算器,其被配置为接收温度偏差信息,并基于所述温度偏差信息产生第一温度补偿信息;第三裸片,包括:第二存储器单元阵列以及第二温度补偿计算器,其被配置为接收温度偏差信息,并基于所述温度偏差信息产生第二温度补偿信息;硅通孔(TSV),其电连接第一裸片、第二裸片和第三裸片,其中,所述温度偏差信息通过所述TSV从所述第一裸片提供给所述第二裸片和所述第三裸片。

    在多芯片封装中使用温度偏差来控制操作的存储器器件

    公开(公告)号:CN112992217A

    公开(公告)日:2021-06-18

    申请号:CN202110230766.9

    申请日:2016-04-08

    Inventor: 朴旼相

    Abstract: 提供了一种存储器器件,包括:第一裸片,其包括配置成生成第一温度信息的第一温度传感器和配置成基于第一温度信息生成第一计算温度信息的第一温度计算器;以及第二裸片,其包括存储器单元阵列、配置成生成第二温度信息的第二温度传感器和配置成从第一裸片接收第一计算温度信息的第二温度计算器,其中,所述第二裸片被配置成基于所述第二温度信息和所述第一计算温度信息来调整所述第二裸片的操作参数。

    具有多位预取结构的数据反相电路的集成电路及操作方法

    公开(公告)号:CN100442262C

    公开(公告)日:2008-12-10

    申请号:CN200410055054.4

    申请日:2004-04-05

    Inventor: 朴旼相

    Abstract: 集成电路器件包括数据反相电路,所述数据反相电路被配置为计算与由数据反相电路先前产生的输出数据的有序组并行的输入数据的至少第一有序组和第二有序组。所述数据反相电路还被配置为只要在输入数据的第一有序组和输出数据的有序组之间的位差数目大于输入数据的第一有序组尺寸的一半,以及在输入数据的第二有序组和输入数据的第一有序组的形式之间的位差数目大于输入数据的第二有序组尺寸的一半,则在其输出端产生输入数据的第一和第二有序组的反相形式作为并行的数据的第一和第二有序组的形式。

    半导体存储器装置和操作半导体存储器装置的方法

    公开(公告)号:CN108172251B

    公开(公告)日:2021-10-08

    申请号:CN201710872643.9

    申请日:2017-09-25

    Inventor: 朴旼相

    Abstract: 公开了半导体存储器装置和操作半导体存储器装置的方法,所述半导体存储器装置包括存储体阵列、行解码器、列解码器、时序控制电路以及中继器。存储体阵列分布在基底的核心区域中,每个存储体阵列包括子阵列块并包括连接到多条字线和多条位线的多个存储器单元。每个行解码器设置为在第一方向上与每个存储体阵列相邻。每个列解码器设置为在第二方向上与每个存储体阵列相邻。设置在基底的外围区域中的时序控制电路响应于操作控制信号来产生用于控制字线的第一控制信号和用于控制位线的第二控制信号。每个中继器设置为与每个列解码器相邻,每个中继器将第一控制信号和第二控制信号沿第二方向传送到子阵列块。

Patent Agency Ranking