公开(公告)号：CN106876292B

公开(公告)日：2019-07-26

申请号：CN201710088191.5

申请日：2013-11-20

申请人： 英特尔公司

发明人： D·V·库尔卡尼 ,  R·K·莫腾森 ,  J·S·古扎克

IPC分类号： H01L21/60 ,  H01L23/498 ,  H01L23/538

CPC分类号： H01L23/5389 ,  H01L21/4857 ,  H01L21/50 ,  H01L21/76898 ,  H01L23/481 ,  H01L23/485 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/5383 ,  H01L23/5386 ,  H01L24/19 ,  H01L25/0657 ,  H01L25/16 ,  H01L25/50 ,  H01L28/40 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/73209 ,  H01L2224/73259 ,  H01L2224/81005 ,  H01L2224/92133 ,  H01L2224/92224 ,  H01L2225/06541 ,  H01L2225/06548 ,  H01L2924/07811 ,  H01L2924/12042 ,  H01L2924/18161 ,  H01L2924/18162 ,  H01L2924/19041 ,  H01L2924/19104 ,  H01L2924/19105 ,  H01L2924/00

摘要： 本公开内容的实施方式涉及封装装配件以及用于形成封装装配件的方法和合并封装装配件的系统。封装装配件可以包括衬底，该衬底包括诸如BBUL等的多个构建层。在各种实施方式中，电气布线构件可以被放置在衬底的外表面上。在各种实施方式中，主逻辑管芯和第二管芯或电容器可以被嵌入在所述多个构建层中。在各种实施方式中，电气路径可以被定义在所述多个构建层中，以便在第二管芯或电容器和电气布线构件之间传送电能或接地信号，这旁路了主逻辑管芯。

公开(公告)号：CN106206420B

公开(公告)日：2019-07-19

申请号：CN201610121743.3

申请日：2016-03-03

申请人： 东芝存储器株式会社

发明人： 内田健悟

IPC分类号： H01L21/768 ,  H01L23/528

CPC分类号： H01L23/481 ,  H01L21/76898 ,  H01L24/03 ,  H01L24/05 ,  H01L24/16 ,  H01L25/0657 ,  H01L2224/03002 ,  H01L2224/03005 ,  H01L2224/0345 ,  H01L2224/03452 ,  H01L2224/0346 ,  H01L2224/0347 ,  H01L2224/03614 ,  H01L2224/03831 ,  H01L2224/03914 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2224/05017 ,  H01L2224/05018 ,  H01L2224/05027 ,  H01L2224/05155 ,  H01L2224/05564 ,  H01L2224/05568 ,  H01L2224/0557 ,  H01L2224/05644 ,  H01L2224/06181 ,  H01L2224/13025 ,  H01L2224/13111 ,  H01L2224/16146 ,  H01L2224/16148 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2924/014

摘要： 本发明的实施方式提供一种能够提高晶片的上表面与支撑衬底的接合强度的半导体装置及半导体装置的制造方法。实施方式的半导体装置(1)具备：半导体衬底(11)；元件层(12)，位于半导体衬底(11)的上表面；绝缘层(13)，位于元件层(12)上；以及贯通电极(143)，包含主体部(143b)及头部(143c)，且经由绝缘层(13)的贯通孔而与元件层(12)中的上层配线(121)电连接，该主体部(143b)位于设置在绝缘层(13)的贯通孔内，该头部(143c)位于绝缘层(13)上，且相比于主体部(143b)直径扩大；而且头部(143c)的下表面侧的轮廓(143e)的尺寸可小于头部(143c)的上表面侧的轮廓(143d)的尺寸。

公开(公告)号：CN105280657B

公开(公告)日：2018-11-16

申请号：CN201510321410.0

申请日：2015-06-12

申请人： 东芝存储器株式会社

发明人： 谷田一真 ,  吉田贵光 ,  内海邦朗 ,  川崎敦子

IPC分类号： H01L27/146 ,  H01L21/28 ,  H01L21/82

CPC分类号： H01L21/4853 ,  H01L21/76885 ,  H01L24/03 ,  H01L24/05 ,  H01L24/08 ,  H01L24/80 ,  H01L25/0657 ,  H01L25/18 ,  H01L25/50 ,  H01L27/14634 ,  H01L27/14643 ,  H01L2224/03462 ,  H01L2224/03616 ,  H01L2224/03831 ,  H01L2224/05547 ,  H01L2224/05557 ,  H01L2224/05572 ,  H01L2224/05647 ,  H01L2224/05666 ,  H01L2224/05681 ,  H01L2224/08059 ,  H01L2224/08111 ,  H01L2224/08121 ,  H01L2224/08147 ,  H01L2224/80203 ,  H01L2224/80345 ,  H01L2224/80365 ,  H01L2224/80895 ,  H01L2224/80896 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/0002 ,  H01L2924/1431 ,  H01L2924/1434 ,  H01L2924/00 ,  H01L2924/00014

摘要： 根据实施方式，提供一种半导体装置。半导体装置具备绝缘层、电极和槽。绝缘层设在基板的表面上。电极埋设在绝缘层中，一方的端面从绝缘层露出。槽形成在基板表面的电极的周围。此外，槽以电极的外侧面为一方的侧面，绝缘层的表面侧被开放。埋设在绝缘层中的电极其一方的端面从绝缘层的表面突出。

公开(公告)号：CN108475646A

公开(公告)日：2018-08-31

申请号：CN201680073092.3

申请日：2016-12-05

申请人： 英帆萨斯公司

发明人： 沈虹 ,  王亮 ,  高桂莲

IPC分类号： H01L21/48 ,  H01L21/18 ,  H01L27/108 ,  H01L21/822

CPC分类号： H01L24/94 ,  H01L21/304 ,  H01L21/30625 ,  H01L21/31051 ,  H01L21/568 ,  H01L21/6835 ,  H01L21/76877 ,  H01L21/76898 ,  H01L21/78 ,  H01L24/32 ,  H01L24/83 ,  H01L25/50 ,  H01L2221/68327 ,  H01L2224/32145 ,  H01L2224/83005 ,  H01L2224/83895 ,  H01L2224/83896 ,  H01L2225/06541 ,  H01L2924/10253 ,  H01L2924/1032 ,  H01L2924/1205 ,  H01L2924/1207 ,  H01L2924/1304 ,  H01L2924/1436

摘要： 本发明提供用于提供具有已知良好晶粒的三维晶圆组件的范例系统和方法。一种范例方法编辑一半导体晶圆上的晶粒的索引编号并且移除有缺陷的晶粒，以便提供一具有全部为可操作的晶粒的晶圆。多个晶圆上的有缺陷晶粒可以被平行移除，并且产生于三维晶圆组件中堆栈全部为良好晶粒的晶圆。于一施行方式中，被移除的有缺陷的晶粒所留下的空间可以可操作的晶粒或是一填补材料被至少部分填补。有缺陷的晶粒可以在晶圆至晶圆组装之前或之后被置换，以避免生产有缺陷的堆栈式装置，或者，所述空间亦可以保持空白。一底部装置晶圆亦可以移除或是置换其有缺陷的晶粒，从而产生会提供没有任何有缺陷晶粒的三维堆栈的晶圆至晶圆组件。

公开(公告)号：CN104620375B

公开(公告)日：2018-08-24

申请号：CN201380045685.5

申请日：2013-07-09

申请人： 美光科技公司

发明人： 史蒂文·格罗特斯 ,  李健 ,  罗时剑

IPC分类号： H01L23/373 ,  H01L23/12

CPC分类号： H01L23/367 ,  H01L23/3128 ,  H01L23/3135 ,  H01L23/3185 ,  H01L23/34 ,  H01L23/433 ,  H01L25/0657 ,  H01L25/18 ,  H01L2224/131 ,  H01L2224/16146 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06562 ,  H01L2225/06568 ,  H01L2225/06589 ,  H01L2924/15311 ,  H01L2924/00014

摘要： 半导体装置封装包括第一半导体装置，所述第一半导体装置包括位于其至少一个端上的热产生区域。第二半导体装置附着到所述第一半导体装置。所述热产生区域的至少一部分横向延伸超过所述第二半导体装置的至少一个对应端。绝热材料至少部分地覆盖所述第二半导体装置的所述端。形成半导体装置封装的方法包括将第二半导体装置附着到第一半导体装置。所述第一半导体装置包括在其一端处的热产生区域。所述热产生区域的至少一部分横向延伸超过所述第二半导体装置的一端。用绝热材料至少部分地覆盖所述第二半导体装置的所述端。

公开(公告)号：CN108292650A

公开(公告)日：2018-07-17

申请号：CN201580084743.4

申请日：2015-12-22

申请人： 英特尔公司

发明人： G.C.多贾米斯 ,  T.坎加英 ,  J.A.法尔孔 ,  Y.富太 ,  V.K.奈尔

IPC分类号： H01L23/66 ,  H01L23/28 ,  H01L25/065

CPC分类号： H01L23/66 ,  H01L24/13 ,  H01L24/16 ,  H01L24/20 ,  H01L25/0652 ,  H01L25/0657 ,  H01L25/18 ,  H01L2223/6672 ,  H01L2223/6677 ,  H01L2224/12105 ,  H01L2224/13025 ,  H01L2224/16225 ,  H01L2224/16235 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06572 ,  H01L2924/10253 ,  H01L2924/1032 ,  H01L2924/10329 ,  H01L2924/1033 ,  H01L2924/15192 ,  H01L2924/15311 ,  H01L2924/19011 ,  H01L2924/19105

摘要： 本发明的实施例包括一种微电子器件，其包括：利用基于硅的衬底形成的第一管芯和耦合到第一管芯的第二管芯。该第二管芯是在不同衬底（例如化合物半导体衬底、III-V族衬底）中利用化合物半导体材料形成的。天线单元耦合到第二管芯。该天线单元以近似4GHz或更高的频率来发送和接收通信。

公开(公告)号：CN108292645A

公开(公告)日：2018-07-17

申请号：CN201680068156.0

申请日：2016-11-22

申请人： 英特尔公司

发明人： R·C·迪亚斯 ,  E·J·李 ,  J·D·黑普纳

IPC分类号： H01L23/552 ,  H01L23/29 ,  H01L23/31 ,  H01L23/498 ,  H01L25/075 ,  H01L25/11

CPC分类号： H01L23/552 ,  H01L21/3105 ,  H01L21/31111 ,  H01L21/31116 ,  H01L21/4867 ,  H01L21/561 ,  H01L21/565 ,  H01L21/76877 ,  H01L21/78 ,  H01L23/3121 ,  H01L23/3128 ,  H01L23/3135 ,  H01L23/5283 ,  H01L23/5328 ,  H01L24/13 ,  H01L24/16 ,  H01L24/29 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L24/81 ,  H01L24/92 ,  H01L24/97 ,  H01L25/0652 ,  H01L25/0655 ,  H01L25/0657 ,  H01L2224/131 ,  H01L2224/13111 ,  H01L2224/13147 ,  H01L2224/16227 ,  H01L2224/2919 ,  H01L2224/2929 ,  H01L2224/29388 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2224/81207 ,  H01L2224/92125 ,  H01L2224/97 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06558 ,  H01L2225/06568 ,  H01L2924/14 ,  H01L2924/1461 ,  H01L2924/15311 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/19105 ,  H01L2924/01029 ,  H01L2924/014 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2224/81 ,  H01L2224/83 ,  H01L2224/85 ,  H01L2924/00

摘要： 公开了具有电磁干扰(EMI)屏蔽的半导体封装及其制造方法。该半导体封装可以容纳单个电子部件或可以是系统级封装(SiP)实施方式。可以在半导体封装顶部并沿其周边提供EMI屏蔽。周边上的EMI屏蔽可以由设置于模制件的侧壁上的固化的导电油墨或固化的导电膏形成，所述模制件包封半导体封装上提供的电子部件。可以通过在利用固化模制件在原位形成的沟槽中填充导电油墨来形成EMI屏蔽的竖直部分，包括周边上的EMI屏蔽。EMI屏蔽的顶部部分可以另外是固化的导电油墨。

公开(公告)号：CN108172562A

公开(公告)日：2018-06-15

申请号：CN201711458686.9

申请日：2013-06-19

申请人： 索尼公司

发明人： 胁山悟 ,  冈本正喜 ,  大冈丰 ,  庄子礼二郎 ,  财前义史 ,  长畑和典 ,  羽根田雅希

IPC分类号： H01L23/498 ,  H01L23/48 ,  H01L25/065 ,  H01L27/146 ,  H01L21/306 ,  H01L21/311 ,  H01L21/768 ,  H01L21/60

CPC分类号： H01L25/0657 ,  H01L21/30604 ,  H01L21/31111 ,  H01L21/31116 ,  H01L21/76805 ,  H01L21/76877 ,  H01L21/76898 ,  H01L23/481 ,  H01L24/32 ,  H01L24/83 ,  H01L25/50 ,  H01L27/14632 ,  H01L27/14634 ,  H01L27/14636 ,  H01L27/14687 ,  H01L27/1469 ,  H01L2224/32145 ,  H01L2225/06541 ,  H01L2225/06544 ,  H01L2225/06548 ,  H01L2924/0002 ,  H01L2924/00

摘要： 本发明提供了一种半导体装置，其包括：第一半导体基体；第二半导体基体，结合在第一半导体基体的第一表面侧上；贯通电极，形成为从第一半导体基体的第二表面侧贯通至第二半导体基体上的配线层；以及，绝缘层，围绕第一半导体基体内形成的贯通电极的周界。

公开(公告)号：CN104658969B

公开(公告)日：2018-05-15

申请号：CN201410120711.2

申请日：2014-03-27

申请人： 台湾积体电路制造股份有限公司

发明人： 杨固峰 ,  钟明慈 ,  施泓业 ,  吴钧 ,  蔡承祐 ,  陈新瑜 ,  吴仓聚 ,  邱文智

IPC分类号： H01L21/768

CPC分类号： H01L23/481 ,  H01L21/7684 ,  H01L21/76898 ,  H01L23/544 ,  H01L24/05 ,  H01L24/13 ,  H01L24/81 ,  H01L25/0657 ,  H01L25/50 ,  H01L2223/5442 ,  H01L2223/54426 ,  H01L2223/5446 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2224/05022 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05166 ,  H01L2224/05171 ,  H01L2224/05571 ,  H01L2224/06181 ,  H01L2224/11 ,  H01L2224/1132 ,  H01L2224/11334 ,  H01L2224/1134 ,  H01L2224/1145 ,  H01L2224/11462 ,  H01L2224/13111 ,  H01L2224/13139 ,  H01L2224/13147 ,  H01L2224/16146 ,  H01L2224/17181 ,  H01L2224/2919 ,  H01L2224/29191 ,  H01L2224/32145 ,  H01L2224/73204 ,  H01L2224/81 ,  H01L2224/8113 ,  H01L2224/81132 ,  H01L2224/81815 ,  H01L2224/81895 ,  H01L2224/83104 ,  H01L2224/92125 ,  H01L2224/94 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2225/06544 ,  H01L2225/06565 ,  H01L2225/06593 ,  H01L2924/00012 ,  H01L2924/01029 ,  H01L2924/01074 ,  H01L2924/3512 ,  H01L2924/014 ,  H01L2924/00014 ,  H01L2224/03

摘要： 一种装置包括具有多个电器件的衬底。形成在衬底的第一侧上的互连结构使电器件互连。伪TSV的每个延伸穿过衬底且在衬底的第二侧上形成对准掩模。功能TSV的每个延伸穿过衬底且电连接至电器件。形成在衬底的第二侧上的重分布层（RDL）使伪TSV中的一些与功能TSV中的一些互连。功能TSV上方的RDL的台阶高度小于预定值，而伪TSV上方的RDL的台阶高度大于预定值。本发明还提供了重分布层的自对准。

公开(公告)号：CN104617037B

公开(公告)日：2018-04-24

申请号：CN201510085056.6

申请日：2009-08-26

申请人： 大日本印刷株式会社

发明人： 前川慎志 ,  铃木美雪

IPC分类号： H01L21/768 ,  H01L23/14 ,  H01L23/48 ,  H01L23/498 ,  H01L25/065 ,  H01L25/16 ,  H05K3/42

CPC分类号： H05K3/423 ,  H01L21/486 ,  H01L21/76898 ,  H01L23/147 ,  H01L23/481 ,  H01L23/49827 ,  H01L24/48 ,  H01L24/73 ,  H01L25/0657 ,  H01L25/16 ,  H01L25/50 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/16235 ,  H01L2224/48091 ,  H01L2224/73257 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01045 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01322 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/1461 ,  H05K3/426 ,  H05K3/445 ,  H05K2201/09563 ,  H05K2203/1476 ,  H05K2203/1492 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： 本发明提供一种贯通电极基板的制造方法，在该贯通电极基板中，提高了将基板的表面和背面导通的导通部中的电特性。本发明的贯通电极基板(100)具备具有贯通表面和背面的贯通孔(104)的基板(102)；和填充在贯通孔(104)内并含有金属材料的导通部(106)，导通部(106)至少包含面积加权后的平均晶粒直径为13μm以上的金属材料。另外，导通部(106)包含晶粒直径为29μm以上的金属材料。此外，导通部的一端含有面积加权后的平均晶粒直径比13μm小的金属材料，导通部的另一端至少含有面积加权后的平均晶粒直径为13μm以上的金属材料。