公开(公告)号：CN102486917A

公开(公告)日：2012-06-06

申请号：CN201110385428.9

申请日：2011-11-28

申请人： 三星电子株式会社

发明人： 裵良浩 ,  徐五成 ,  朴帝亨 ,  金湘甲

IPC分类号： G09G3/36 ,  G02F1/136 ,  G02F1/1368 ,  G02F1/1343

CPC分类号： G02F1/13439 ,  G02F1/136286 ,  G02F2001/13629 ,  G02F2001/136295

摘要： 本发明公开显示装置及其制造方法。显示装置包括：第一绝缘基板；第二绝缘基板，面对第一绝缘基板；多个像素，设置在第一绝缘基板上，均包括：栅电极，设置于第一绝缘基板上；栅极绝缘层，设于第一绝缘基板上以覆盖栅电极；半导体图案，设置于栅极绝缘层上以与栅电极重叠；源电极，设于半导体图案上；漏电极，设于半导体图案上以与源电极隔开；透明像素电极，包括第一像素电极和第二像素电极，第一像素电极设于栅极绝缘层上并且部分地与漏电极接触，第二像素电极覆盖第一像素电极；公共电极，设置于第一绝缘基板或第二绝缘基板上以与像素电极一起形成电场，第一像素电极包括至少包含铟的导电金属氧化物层，第二像素电极包括不包含铟的导电金属氧化物层。

公开(公告)号：CN100590499C

公开(公告)日：2010-02-17

申请号：CN200480033271.1

申请日：2004-09-16

申请人： 三星电子株式会社

发明人： 金湘甲 ,  李帝珉 ,  赵宽英 ,  郑钟台 ,  宋仁虎 ,  崔熙焕 ,  姜圣哲 ,  妻镐民 ,  崔凡洛 ,  崔埈厚

IPC分类号： G02F1/136

摘要： 本发明涉及一种薄膜晶体管阵列面板、液晶显示器及其制造方法。用于LCD的薄膜晶体管阵列面板用于以独立方式驱动各个像素的电路板。本发明提供了像素电极和把栅极线和数据线的扩展部分连接到外部电路的接触辅助，它们具有包括IZO层和ITO层的双层结构。ITO层设置在IZO层上。在本发明中，像素电极形成为具有IZO层和ITO层的双层以避免在总体测试过程中布线被ITO蚀刻剂破坏并防止探针上的异物堆积。在本发明中，可以仅接触辅助形成为具有IZO层和ITO层的双层，以防止在总体测试过程中探针上的异物堆积。由于减小了ITO的消耗，降低了制造成本。

公开(公告)号：CN100517729C

公开(公告)日：2009-07-22

申请号：CN200610008848.4

申请日：2001-11-07

申请人： 三星电子株式会社

发明人： 洪完植 ,  崔埈厚 ,  金湘甲 ,  郑宽旭 ,  丁奎夏

IPC分类号： H01L27/12 ,  H01L21/84

CPC分类号： G02F1/136227 ,  G02F2001/133357 ,  G02F2001/136236 ,  G02F2202/42 ,  H01L27/12 ,  H01L27/124 ,  H01L27/1248 ,  H01L27/1288 ,  H01L29/458 ,  H01L29/4908 ,  H01L29/66765

摘要： 一种薄膜晶体管衬底，其包括一绝缘衬底、一形成于该衬底上的栅极线组件、和一数据线组件，该数据线组件横越栅极线组件并与栅极线组件绝缘。薄膜晶体管连接到栅极线组件和数据线组件。在薄膜晶体管上由a-Si:C:O或a-Si:O:F形成一钝化层。通过PECVD法沉积该基于a-Si:C:O或a-Si:O:F的层。像素电极被形成在钝化层上并与薄膜晶体管连接。在这个结构中，在提高开幅比和减少工序时间的同时，寄生电容的问题得到解决。

公开(公告)号：CN101447490A

公开(公告)日：2009-06-03

申请号：CN200810173348.5

申请日：2008-11-13

申请人： 三星电子株式会社

发明人： 金彰洙 ,  宁洪龙 ,  金俸均 ,  朴弘植 ,  金时烈 ,  郑敞午 ,  金湘甲 ,  尹在亨 ,  李禹根 ,  裴良浩 ,  尹弼相 ,  郑钟铉 ,  洪瑄英 ,  金己园 ,  李炳珍 ,  李永旭 ,  金钟仁 ,  金炳范 ,  徐南锡

IPC分类号： H01L27/12 ,  H01L23/522 ,  H01L21/84 ,  H01L21/768

CPC分类号： G02F1/13458 ,  G02F1/136286 ,  G02F2001/136295 ,  H01L27/1218 ,  H01L27/124 ,  H01L27/1288

摘要： 一种阵列基板，其中栅极线包括形成在基部基板上的第一种子层和形成在所述第一种子层上的第一金属层。第一绝缘层形成在所述基部基板上。第二绝缘层形成在所述基部基板上。在这里，线沟槽沿与所述栅极线相交叉的方向穿过所述第二绝缘层形成。数据线包括形成在所述线沟槽下的第二种子层和形成在所述线沟槽中的第二金属层。像素电极形成在所述基部基板的像素区域。因此，使用绝缘层来形成预定深度的沟槽，并且通过电镀方法形成金属层，从而能够形成具有足够厚度的金属线。本发明还提供了一种阵列基板制造方法。

公开(公告)号：CN100495181C

公开(公告)日：2009-06-03

申请号：CN01821646.3

申请日：2001-11-07

申请人： 三星电子株式会社

发明人： 洪完植 ,  崔埈厚 ,  金湘甲 ,  郑宽旭 ,  丁奎夏

IPC分类号： G02F1/1362 ,  H01L21/336 ,  H01L29/45 ,  H01L29/49

CPC分类号： G02F1/136227 ,  G02F2001/133357 ,  G02F2001/136236 ,  G02F2202/42 ,  H01L27/12 ,  H01L27/124 ,  H01L27/1248 ,  H01L27/1288 ,  H01L29/458 ,  H01L29/4908 ,  H01L29/66765

摘要： 一种薄膜晶体管衬底，其包括一绝缘衬底、一形成于该衬底上的栅极线组件、和一数据线组件，该数据线组件横越栅极线组件并与栅极线组件绝缘。薄膜晶体管连接到栅极线组件和数据线组件。在薄膜晶体管上由a-Si:C:O或a-Si:O:F形成一钝化层。通过PECVD法沉积该基于a-Si:C:O或a-Si:O:F的层。像素电极被形成在钝化层上并与薄膜晶体管连接。在这个结构中，在提高开幅比和减少工序时间的同时，寄生电容的问题得到解决。

公开(公告)号：CN101174555A

公开(公告)日：2008-05-07

申请号：CN200710194464.0

申请日：2007-11-05

申请人： 三星电子株式会社

发明人： 吴旼锡 ,  金湘甲 ,  秦洪基 ,  丁有光 ,  崔升夏 ,  金基铉 ,  宋仁虎

IPC分类号： H01L21/00 ,  H01L21/84

CPC分类号： H01L22/12 ,  H01L27/1288 ,  H01L2924/0002 ,  H01L2924/00

摘要： 本发明提供一种制造薄膜晶体管基板的方法和使用该方法的制造系统，其中在制造薄膜晶体管基板的工艺期间减少了腐蚀性物质的产生。该方法包括提供蚀刻单元和其上已沉积有薄金属膜的绝缘基板，且干法蚀刻该绝缘基板以形成预定电路图案；为等待被清洁的该绝缘基板提供等待单元；在该绝缘基板等待时通过具有多个喷嘴的清洁单元执行初步清洁操作，且检查该初步清洁操作；以及基于检查结果对该绝缘基板执行主清洁操作。

公开(公告)号：CN101165882A

公开(公告)日：2008-04-23

申请号：CN200710167104.1

申请日：2007-10-18

申请人： 三星电子株式会社

发明人： 崔升夏 ,  金湘甲 ,  吴旼锡 ,  崔新逸 ,  金大玉 ,  秦洪基 ,  丁荣镐 ,  丁有光

IPC分类号： H01L21/84 ,  H01L21/768 ,  H01L21/28

CPC分类号： H01L27/1288 ,  H01L27/1214

摘要： 本发明涉及薄膜晶体管基板的制造方法，包括：在绝缘基板上顺序形成栅互连、栅绝缘层、有源层、用于数据互连的导电层、及包括第一区域和第二区域的光致抗蚀剂图案；利用该光致抗蚀剂图案蚀刻该导电层从而形成用于源/漏电极和数据线的导电层图案；利用该光致抗蚀剂图案蚀刻该有源层从而形成有源层图案；去除该光致抗蚀剂图案的第二区域；使用该光致抗蚀剂图案和蚀刻气体干法蚀刻该第二区域下的该用于源/漏电极的导电层图案；利用该光致抗蚀剂图案蚀刻该有源层图案的一部分；及使用反应副产物去除剂使得外力施加到该导电层图案的蚀刻气体和反应副产物而物理去除所述反应副产物。

公开(公告)号：CN101097928A

公开(公告)日：2008-01-02

申请号：CN200710126331.X

申请日：2007-06-29

申请人： 三星电子株式会社

发明人： 秦洪基 ,  金湘甲 ,  吴旼锡 ,  金周汉

IPC分类号： H01L27/12 ,  H01L23/522 ,  H01L21/84 ,  H01L21/768 ,  G02F1/1362

CPC分类号： H01L27/1288 ,  H01L27/12 ,  H01L27/1248

摘要： 提供了一种薄膜晶体管(TFT)阵列基板以及该TFT阵列基板的制造方法，在所述TFT阵列基板中，在接触部分中提供了导电材料之间足够大的接触面积。所述TFT阵列基板包括设置在绝缘基板上的栅极互连线、覆盖所述栅极互连线的栅极绝缘层、设置在所述栅极绝缘层上的半导体层、包括设置在所述半导体层上的数据线、源电极和漏电极的数据互连线、设置在所述数据互连线上并暴露所述漏电极的第一钝化膜、设置在所述第一钝化膜上的第二钝化膜、以及与所述漏电极电连接的像素电极。所述第二钝化膜的外侧壁位于所述第一钝化膜的外侧壁之内。

公开(公告)号：CN1897285A

公开(公告)日：2007-01-17

申请号：CN200610098474.X

申请日：2006-07-07

申请人： 三星电子株式会社

发明人： 金湘甲 ,  李禹根 ,  金时烈 ,  周振豪 ,  金彰洙 ,  皇甫尙佑 ,  吴旼锡 ,  柳慧英 ,  秦洪基

IPC分类号： H01L27/12 ,  H01L23/522 ,  H01L21/84 ,  H01L21/768 ,  G02F1/133

CPC分类号： H01L27/124 ,  G02F2001/13629 ,  H01L29/458

摘要： 本发明提供了一种薄膜晶体管阵列面板的制造方法，包括：在基板上形成栅极线；在该栅极线上形成栅极绝缘层、半导体层和欧姆接触；在该欧姆接触上形成含Mo的第一导电膜、含Al的第二导电膜和含Mo的第三导电膜；在该第三导电膜上形成第一光刻胶图样；使用该第一光刻胶图样作为掩模，蚀刻第一、第二和第三导电膜、欧姆接触、以及半导体层；将该第一光刻胶图样除去预定厚度，以便形成第二光刻胶图样；使用该第二光刻胶图样作为掩模，蚀刻该第一、第二和第三导电膜，以便暴露欧姆接触的一部分；以及使用含Cl气体和含F气体蚀刻暴露的欧姆接触。

公开(公告)号：CN1897248A

公开(公告)日：2007-01-17

申请号：CN200610099328.9

申请日：2006-07-17

申请人： 三星电子株式会社

发明人： 秦洪基 ,  金湘甲 ,  吴旼锡 ,  丁有光

IPC分类号： H01L21/768 ,  H01L21/311 ,  H01L21/84

CPC分类号： H01L27/124 ,  H01L21/31116 ,  H01L21/31138 ,  H01L21/76802

摘要： 本发明涉及一种用于形成接触孔的方法，包括：在基板上形成导电层；将导电层图样化以形成布线；通过低温处理在布线和基板上形成绝缘层，以及利用缺氧气体对绝缘层进行干法蚀刻以暴露布线。