公开(公告)号：CN105359275B

公开(公告)日：2019-06-14

申请号：CN201480020252.9

申请日：2014-07-02

申请人： 宜普电源转换公司

发明人： 周春华 ,  曹建军 ,  亚力山大·利道 ,  R·比奇 ,  阿兰娜·纳卡塔 ,  罗伯特·斯特里马特 ,  赵广元 ,  塞沙德里·科卢里 ,  马艳萍 ,  刘芳昌 ,  蒋明坤 ,  曹佳丽

IPC分类号： H01L29/15

CPC分类号： H01L29/2003 ,  H01L21/76 ,  H01L27/0605 ,  H01L29/66462 ,  H01L29/778 ,  H01L29/7786

摘要： 一种集成半导体器件包括基板层、配置在基板层上的缓冲层、配置在缓冲层上的氮化镓层和配置在氮化镓层上的阻挡层。另外，用于多个晶体管器件的多个欧姆接触是形成在阻挡层上。具体地，用于第一晶体管器件的多个第一欧姆接触是形成在阻挡层的表面的第一部分上，而用于第二晶体管器件的多个第二欧姆接触是形成在阻挡层的表面的第二部分上。

公开(公告)号：CN108231569A

公开(公告)日：2018-06-29

申请号：CN201711225182.2

申请日：2017-11-29

申请人： 株式会社迪思科

发明人： 铃木克彦

IPC分类号： H01L21/304

CPC分类号： H01L23/15 ,  B23K26/0622 ,  B23K26/364 ,  B23K26/402 ,  B23K2101/40 ,  B23K2103/172 ,  B23K2103/54 ,  B24B19/02 ,  B24B27/06 ,  B24B51/00 ,  B28D1/24 ,  H01L21/48 ,  H01L21/486 ,  H01L21/76 ,  H01L23/49822 ,  H01L23/49827 ,  H01L2224/16225 ,  H05K1/0306 ,  H05K3/0029 ,  H05K3/0094 ,  H05K2201/10378 ,  H01L21/3043

摘要： 提供中介层的制造方法，能够提高使用了玻璃基板的中介层的耐热性。一种中介层的制造方法，从材料基板制造出多个中介层，该材料基板具有玻璃基板和层叠体，其中，该玻璃基板被呈格子状设定的多条分割预定线划分成多个区域，该层叠体层叠在该玻璃基板的第1面或与该第1面相反的一侧的第2面上，并且该层叠体包含绝缘层和配线层，该中介层的制造方法的特征在于，包含如下的工序：切削槽形成工序，使第1切削刀具沿着分割预定线切入层叠体的露出面，在层叠体中形成未到达玻璃基板的深度的切削槽；以及分割工序，使宽度比切削槽窄的第2切削刀具沿着切削槽切入玻璃基板，对玻璃基板进行分割而制造出多个中介层。

公开(公告)号：CN107833856A

公开(公告)日：2018-03-23

申请号：CN201710350119.5

申请日：2017-05-18

申请人： 瑞萨电子株式会社

发明人： 山本芳树

IPC分类号： H01L21/76 ,  H01L21/84

CPC分类号： H01L27/1207 ,  H01L21/2652 ,  H01L21/266 ,  H01L21/31053 ,  H01L21/31116 ,  H01L21/31144 ,  H01L21/76283 ,  H01L21/84 ,  H01L29/0653 ,  H01L29/1083 ,  H01L21/76

摘要： [课题]本发明涉及半导体装置的制造方法。提高半导体装置的可靠性。[解决手段]准备在半导体基板SB上层叠绝缘层BX、半导体层SM和绝缘膜ZM1，在沟槽TR内埋入有元件分离区域ST的基板。通过干法蚀刻除去体区域1B的绝缘膜ZM1，然后通过干法蚀刻除去体区域1B的半导体层SM，然后通过干法蚀刻使体区域1B的绝缘层BX变得更薄。通过离子注入在SOI区域1A的半导体基板SB上形成第1半导体区域，通过离子注入在体区域1B的半导体基板SB上形成第2半导体区域。然后，通过湿法蚀刻除去SOI区域1A的绝缘膜ZM1和体区域1B的绝缘层BX。然后，在SOI区域1A的半导体层SM上形成第1晶体管，在体区域1B的半导体基板SB上形成第2晶体管。

公开(公告)号：CN103247623B

公开(公告)日：2017-05-03

申请号：CN201210505968.0

申请日：2012-11-30

申请人： 爱思开海力士有限公司

发明人： 朴圣根

IPC分类号： H01L27/06 ,  H01L21/8249 ,  H01L21/762

CPC分类号： H01L29/7801 ,  H01L21/3105 ,  H01L21/32 ,  H01L21/76 ,  H01L21/823814 ,  H01L21/82385 ,  H01L21/823857 ,  H01L21/8249 ,  H01L27/0623

摘要： 本发明提供了具有双极晶体管、CMOS晶体管、漏极延伸MOS晶体管以及双扩散MOS晶体管的半导体器件。半导体器件包括：半导体衬底，所述半导体衬底包括形成逻辑器件的逻辑区和形成高功率器件的高电压区；沟槽，所述沟槽在半导体衬底中；隔离层，所述隔离层在各个沟槽中；以及至少一个场绝缘层，所述至少一个场绝缘层被设置在高电压区中的半导体衬底的表面处。所述至少一个场绝缘层是包括第一部分和第二部分的硅局部氧化LOCOS层，所述第一部分延伸进入半导体衬底中，所述第二部分从半导体衬底的顶表面向上突出。本发明还提供了相关的方法。

公开(公告)号：CN106229289A

公开(公告)日：2016-12-14

申请号：CN201610604747.7

申请日：2016-07-28

申请人： 上海华力微电子有限公司

发明人： 荆泉 ,  许进 ,  陈敏杰 ,  任昱 ,  吕煜坤 ,  朱骏 ,  张旭升

IPC分类号： H01L21/76 ,  H01L21/027

CPC分类号： H01L27/1461 ,  H01L21/02057 ,  H01L21/0274 ,  H01L21/0475 ,  H01L21/31 ,  H01L21/31116 ,  H01L21/31138 ,  H01L21/3213 ,  H01L21/76229 ,  H01L27/14687 ,  H01L21/76 ,  H01L21/027

摘要： 本发明公开了一种双有源区浅沟槽的形成方法，包括在半导体衬底上形成刻蚀阻挡层，用第一光罩对两个需要刻蚀不同深度沟槽的第一、第二浅沟槽区域进行曝光和显影，完成已曝光区域刻蚀阻挡层的刻蚀，用第二光罩对需要刻蚀较深深度沟槽的第一浅沟槽区域进行曝光和显影，先完成第一浅沟槽区域一中间深度的刻蚀，然后移除第二光罩，同时对第一、第二浅沟槽区域进行一体化刻蚀，形成具有不同深度的第一、第二浅沟槽。本发明通过优化光罩设计，实现了低成本的光罩应用及刻蚀工艺的优化。

公开(公告)号：CN106229288A

公开(公告)日：2016-12-14

申请号：CN201610596085.3

申请日：2016-07-27

申请人： 上海华虹宏力半导体制造有限公司

发明人： 徐涛 ,  陈宏 ,  王卉 ,  曹子贵

IPC分类号： H01L21/76 ,  H01L21/308

CPC分类号： H01L21/76 ,  H01L21/308 ,  H01L21/76224 ,  H01L21/76232

摘要： 本发明提供一种有源区制备方法，通过多次执行先灰化处理而后湿法去胶的工艺，可以完全去除所述图形化的光刻胶层以及浅沟槽刻蚀产生的聚合物残留问题，从而保证有源区的关键尺寸，并提高了后续的浅沟槽隔离结构的圆角工艺制程以及填充工艺制程的效果，最终提高了器件的良率。

公开(公告)号：CN106030718A

公开(公告)日：2016-10-12

申请号：CN201580010678.0

申请日：2015-09-25

申请人： 克劳帕斯科技有限公司

发明人： H·栾 ,  B·贝特曼 ,  V·阿克赛尔拉德 ,  C·程

IPC分类号： G11C11/34

CPC分类号： H01L27/1027 ,  G11C11/39 ,  G11C11/4026 ,  G11C11/406 ,  H01L21/76 ,  H01L27/1023 ,  H01L29/66363 ,  H01L29/87

摘要： 本发明公开了一种使用垂直闸流晶体管的易失性存储器阵列，同时公开了操作该阵列以读取、写入、保持和刷新其中存储的数据的方法。

公开(公告)号：CN105679755A

公开(公告)日：2016-06-15

申请号：CN201410655989.X

申请日：2014-11-17

申请人： 台湾积体电路制造股份有限公司

发明人： 林宛彦 ,  林文杰 ,  苏郁迪 ,  陈柏廷 ,  曾仁洲 ,  陈国基 ,  张胜杰 ,  梁铭彰

IPC分类号： H01L27/02 ,  H01L21/761

CPC分类号： H01L29/0619 ,  H01L21/26513 ,  H01L21/76 ,  H01L21/761 ,  H01L21/823431 ,  H01L21/823481 ,  H01L27/0207 ,  H01L27/0251 ,  H01L27/0886 ,  H01L29/0646 ,  H01L29/66795 ,  H01L29/785

摘要： 本发明提供了电路器件。电路器件包括核心电路。该电路器件还包括具有第一掺杂剂类型的第一组保护环，第一组保护环围绕在核心电路的外围，第一组保护环包括第一保护环和第二保护环。该电路器件还包括具有第二掺杂剂类型的第二组保护环，第二掺杂剂类型与第一掺杂剂类型相反，其中，第二组保护环的至少一个保护环围绕在第一组保护环的至少一个保护环的外围，并且第二组保护环包括第三保护环和第四保护环。

公开(公告)号：CN103715211B

公开(公告)日：2016-05-25

申请号：CN201310119867.4

申请日：2013-04-08

申请人： 台湾积体电路制造股份有限公司

发明人： 高敏峰 ,  杨敦年 ,  刘人诚 ,  许慈轩 ,  王文德 ,  许文义

IPC分类号： H01L27/146 ,  H01L21/761

CPC分类号： H01L27/1463 ,  H01L21/26513 ,  H01L21/2652 ,  H01L21/76 ,  H01L21/76237 ,  H01L27/146 ,  H01L27/14643 ,  H01L27/14689 ,  H01L29/0649 ,  H01L29/4916 ,  H01L29/78

摘要： 注入隔离器件及其方法。一种器件包括半导体衬底和从半导体衬底的顶面延伸到半导体衬底中且围绕有源区域的注入隔离区域。栅极电介质设置在半导体衬底的有源区域上方并且延伸到注入隔离区域上方。栅电极设置在栅极电介质上方，两个端部覆盖硬掩模位于注入隔离区域上方在栅极电介质和栅电极之间。两个端部覆盖硬掩模包含与被注入到有源区域中的掺杂物相同的掺杂物。

公开(公告)号：CN103367424B

公开(公告)日：2016-02-17

申请号：CN201310100368.0

申请日：2013-03-26

申请人： 富士通株式会社

发明人： 吉川俊英

IPC分类号： H01L29/778 ,  H01L29/06 ,  H01L21/335

CPC分类号： H01L27/088 ,  H01L21/02178 ,  H01L21/02318 ,  H01L21/28264 ,  H01L21/76 ,  H01L21/76229 ,  H01L29/0649 ,  H01L29/2003 ,  H01L29/4236 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66462 ,  H01L29/7787 ,  H01L2224/0603 ,  H01L2224/48247 ,  H01L2224/48257 ,  H01L2224/4903 ,  H01L2924/181 ,  H01L2924/00012

摘要： 本发明提供化合物半导体及其制造方法。本发明提供一种AlGaN/GaN HEMT，其包括化合物半导体堆叠结构；在化合物半导体堆叠结构上界定元件区的元件隔离结构；形成在元件区上而不形成在元件隔离结构上的第一绝缘膜；至少形成在元件隔离结构上并且氢含量高于第一绝缘膜的氢含量的第二绝缘膜；以及通过第二绝缘膜形成在化合物半导体堆叠结构的元件区上的栅电极。