公开(公告)号：CN115910792A

公开(公告)日：2023-04-04

申请号：CN202211434790.5

申请日：2022-11-16

申请人： 北京国联万众半导体科技有限公司 ,  中国电子科技集团公司第十三研究所

发明人： 李波 ,  刘相伍 ,  廖龙忠 ,  陟金华 ,  张志国 ,  安国雨 ,  付兴中 ,  刘佳霖 ,  张力江 ,  周国 ,  商庆杰 ,  高昶 ,  冯旺

IPC分类号： H01L21/336 ,  H01L29/78 ,  H01L29/423 ,  H01L29/10

摘要： 本发明公开了一种SiC沟槽MOSFET器件及其制备方法，包括如下步骤：在清洗后的SiC外延片上完成对P阱区域、N+区域、P+区域的离子注入及高温激活；在外延片对应栅区的位置通过刻蚀形成栅区沟槽；在SiC外延层上表面淀积一层二氧化硅，淀积厚度大于等于沟槽开口宽度的一半，使沟槽闭合；光刻定义侧壁剩余厚度，使用干刻设备刻蚀沟槽侧壁多余厚度的二氧化硅层，使沟槽底部氧化层厚度大于沟槽侧壁氧化层厚度并淀积多晶硅；多晶硅刻蚀及源接触孔刻蚀，保留沟槽内的多晶硅；完成源、漏端的欧姆接触和栅电极的制备。所述方法可以更好的控制槽栅氧化层的形貌，使沟槽底部氧化层厚度大于沟槽侧壁氧化层厚度，解决沟槽拐角处易提前击穿问题，提高器件可靠性。

公开(公告)号：CN110137092B

公开(公告)日：2020-11-24

申请号：CN201910353871.4

申请日：2019-04-29

申请人： 中国电子科技集团公司第十三研究所

发明人： 段雪 ,  洪求龙 ,  银军 ,  李明磊 ,  黄雒光 ,  张志国 ,  高永辉 ,  徐会博

IPC分类号： H01L21/50 ,  H01L21/56 ,  H01L21/60 ,  H01L21/329 ,  H01L29/872 ,  H01L23/29 ,  H01L23/367 ,  H01L23/488

摘要： 本发明适用于半导体及微电子技术领域，提供了一种功率半导体器件制作方法及功率半导体器件，包括：对基板双面金属化，其中基板正面形成三个金属化区域，并在所述基板的正面三个金属化区域表面分别粘接热沉片；将所述基板的背面粘接在金属外壳内腔底面上，并对粘接有所述基板的所述金属外壳进行烧结；设置玻璃绝缘子；在所述基板的中间位置的热沉片上粘接芯片，并对所述芯片进行烧结；电连接所述芯片与两侧热沉片；在所述芯片表面涂覆绝缘胶，并对所述金属外壳进行密封。从而形成一种具有特殊结构布局的功率半导体器件，布局合理，易于实现多芯片并联布局，键合金带操作简单，寄生电感及寄生电阻小，稳定性及可靠性均得到了很好的提升。

公开(公告)号：CN102064122B

公开(公告)日：2012-10-17

申请号：CN201010579122.2

申请日：2010-12-09

申请人： 中国电子科技集团公司第十三研究所

发明人： 王勇 ,  秘瑕 ,  周瑞 ,  赵金霞 ,  张志国 ,  蔡树军

IPC分类号： H01L21/60

摘要： 本发明公开了一种用于GaN功率器件的对位标记及其制备方法，属于半导体器件的加工领域。所述用于GaN功率器件的对位标记包括位于GaN基片上的一次金属对位标记和二次金属对位标记，所述一次金属对位标记的金属与所述GaN功率器件的漏源金属相同；所述二次金属对位标记的金属层为钛层、铂层和金层，或者为钛层、钼层和金层。其制作步骤为：①利用高温合金工艺前的任一工艺在GaN基片上制作出一次金属对位标记；②利用所述一次对位标记在GaN基片上制作二次金属对位标记；③对GaN基片在800℃-1000℃进行高温合金。采用本发明提高了非接触光刻栅工艺的套刻精度，从而提高GaN功率器件的直流性能、射频性能及可靠性。

公开(公告)号：CN107293521B

公开(公告)日：2019-12-17

申请号：CN201710393310.8

申请日：2017-05-27

申请人： 中国电子科技集团公司第十三研究所

发明人： 银军 ,  寇彦雨 ,  段雪 ,  黄雒光 ,  余若祺 ,  张志国 ,  斛彦生 ,  吴志国 ,  刘新 ,  高学邦

IPC分类号： H01L23/02 ,  H01L23/15 ,  H01L23/64 ,  H01L25/11

摘要： 本发明公开了一种实现L波段器件50Ω阻抗匹配的方法，涉及L波段器件匹配电路技术领域。所述方法包括如下步骤：在L波段器件的封装壳体内采用介电常数为30‑50的陶瓷基片作为衬底材料，通过T型网络将芯片的虚部阻抗抵消，实部阻抗提高到5Ω‑8Ω，然后采用多枝节阻抗匹配网络匹配到50Ω，实现器件的阻抗匹配。所述方法采用高介电常数的陶瓷基片制作多枝节匹配电路，通过阻抗匹配将器件输入输出阻抗变换提升到50Ω，显著缩小器件内匹配电路尺寸。

公开(公告)号：CN102231363B

公开(公告)日：2012-11-07

申请号：CN201110127037.7

申请日：2011-05-17

申请人： 中国电子科技集团公司第十三研究所

发明人： 宋建博 ,  张志国 ,  于峰涛 ,  王勇

IPC分类号： H01L21/28 ,  H01L21/285 ,  C23C14/18 ,  C23C14/30

摘要： 本发明公开了一种低比接触电阻、低粗糙度欧姆接触制作方法，其特征在于在欧姆接触金属种引入难容的Mo金属，形成TiAlNiMoAu组合，在相同的合金条件下降低了合金后的表面粗糙度和比接触电阻率。该方法利用Mo的低扩散性，以及匹配的二元合金相，既实现了低接触电阻又降低了合金后欧姆接触的粗糙度，又有助于提高工艺中光刻工艺的套刻精度，减小工艺步骤，提高欧姆接触的稳定性，为器件工艺实用化打下坚实的基础。

公开(公告)号：CN101246899B

公开(公告)日：2012-02-08

申请号：CN200810054651.3

申请日：2008-03-20

申请人： 中国电子科技集团公司第十三研究所

发明人： 杨霏 ,  潘宏菽 ,  陈昊 ,  冯震 ,  吕云安 ,  齐国虎 ,  张志国 ,  冯志红 ,  蔡树军 ,  杨克武

IPC分类号： H01L29/24 ,  H01L21/336

摘要： 本发明公开了一种用于碳化硅器件制备的碳化硅二次外延材料结构，包括：一碳化硅单晶体衬底，一位于衬底表面的一次同质外延层，一位于一次同质外延层表面的二次外延层，其中一次同质外延层包括p型碳化硅缓冲层、n型碳化硅有源层以及非故意掺杂的本征碳化硅层。相对于采用一般结构的MESFET(金属场效应管)而言，采用二次外延方式制备得到的MESFET具有源漏电阻小、欧姆接触面积大、管内工作区域电场分布均匀等优点，可以提高跨导，提高器件的工作电压以及功率。同时，大大简化了器件制备的工艺，保证了器件的稳定性。

公开(公告)号：CN102231363A

公开(公告)日：2011-11-02

申请号：CN201110127037.7

申请日：2011-05-17

申请人： 中国电子科技集团公司第十三研究所

发明人： 宋建博 ,  张志国 ,  于峰涛 ,  王勇

IPC分类号： H01L21/28 ,  H01L21/285 ,  C23C14/18 ,  C23C14/30

摘要： 本发明公开了一种低比接触电阻、低粗糙度欧姆接触制作方法，其特征在于在欧姆接触金属种引入难容的Mo金属，形成TiAlNiMoAu组合，在相同的合金条件下降低了合金后的表面粗糙度和比接触电阻率。该方法利用Mo的低扩散性，以及匹配的二元合金相，既实现了低接触电阻又降低了合金后欧姆接触的粗糙度，又有助于提高工艺中光刻工艺的套刻精度，减小工艺步骤，提高欧姆接触的稳定性，为器件工艺实用化打下坚实的基础。

公开(公告)号：CN101246899A

公开(公告)日：2008-08-20

申请号：CN200810054651.3

申请日：2008-03-20

申请人： 中国电子科技集团公司第十三研究所

发明人： 杨霏 ,  潘宏菽 ,  陈昊 ,  冯震 ,  吕云安 ,  齐国虎 ,  张志国 ,  冯志红 ,  蔡树军 ,  杨克武

IPC分类号： H01L29/24 ,  H01L21/336

摘要： 本发明公开了一种用于碳化硅器件制备的碳化硅二次外延材料结构，包括：一碳化硅单晶体衬底，一位于衬底表面的一次同质外延层，一位于一次同质外延层表面的二次外延层，其中一次同质外延层包括p型碳化硅缓冲层、n型碳化硅有源层以及非故意掺杂的本征碳化硅层。相对于采用一般结构的MESFET(金属场效应管)而言，采用二次外延方式制备得到的MESFET具有源漏电阻小、欧姆接触面积大、管内工作区域电场分布均匀等优点，可以提高跨导，提高器件的工作电压以及功率。同时，大大简化了器件制备的工艺，保证了器件的稳定性。

公开(公告)号：CN110137092A

公开(公告)日：2019-08-16

申请号：CN201910353871.4

申请日：2019-04-29

申请人： 中国电子科技集团公司第十三研究所

发明人： 段雪 ,  洪求龙 ,  银军 ,  李明磊 ,  黄雒光 ,  张志国 ,  高永辉 ,  徐会博

IPC分类号： H01L21/50 ,  H01L21/56 ,  H01L21/60 ,  H01L21/329 ,  H01L29/872 ,  H01L23/29 ,  H01L23/367 ,  H01L23/488

摘要： 本发明适用于半导体及微电子技术领域，提供了一种功率半导体器件制作方法及功率半导体器件，包括：对基板双面金属化，其中基板正面形成三个金属化区域，并在所述基板的正面三个金属化区域表面分别粘接热沉片；将所述基板的背面粘接在金属外壳内腔底面上，并对粘接有所述基板的所述金属外壳进行烧结；设置玻璃绝缘子；在所述基板的中间位置的热沉片上粘接芯片，并对所述芯片进行烧结；电连接所述芯片与两侧热沉片；在所述芯片表面涂覆绝缘胶，并对所述金属外壳进行密封。从而形成一种具有特殊结构布局的功率半导体器件，布局合理，易于实现多芯片并联布局，键合金带操作简单，寄生电感及寄生电阻小，稳定性及可靠性均得到了很好的提升。

公开(公告)号：CN102064122A

公开(公告)日：2011-05-18

申请号：CN201010579122.2

申请日：2010-12-09

申请人： 中国电子科技集团公司第十三研究所

发明人： 王勇 ,  秘瑕 ,  周瑞 ,  赵金霞 ,  张志国 ,  蔡树军

IPC分类号： H01L21/60

摘要： 本发明公开了一种用于GaN功率器件的对位标记及其制备方法，属于半导体器件的加工领域。所述用于GaN功率器件的对位标记包括位于GaN基片上的一次金属对位标记和二次金属对位标记，所述一次金属对位标记的金属与所述GaN功率器件的漏源金属相同；所述二次金属对位标记的金属层为钛层、铂层和金层，或者为钛层、钼层和金层。其制作步骤为：①利用高温合金工艺前的任一工艺在GaN基片上制作出一次金属对位标记；②利用所述一次对位标记在GaN基片上制作二次金属对位标记；③对GaN基片在800℃-1000℃进行高温合金。采用本发明提高了非接触光刻栅工艺的套刻精度，从而提高GaN功率器件的直流性能、射频性能及可靠性。