-
公开(公告)号：CN113629131A
公开(公告)日：2021-11-09
申请号：CN202010386415.2
申请日：2020-05-09
申请人： 全球能源互联网研究院有限公司 , 国家电网有限公司 , 国网福建省电力有限公司厦门供电公司
摘要： 本发明提供一种分区域渐变场限环终端结构及其设计方法，设置分区域渐变场限环终端结构的各参数的初始值；基于初始值，依次对各参数值进行调整，并实时获取各场限环和有源区主结之间的电场强度，当获取的电场强度相等且均小于临界击穿电场强度，得到最优的参数值；基于最优的参数值确定分区域渐变场限环终端结构，通过调整各区域内场限环的宽度和各相邻场限环的间距，大大提高了功率半导体器件制备过程中场限环终端结构的保护效率，提高了半导体功率器件的击穿电压，增强了半导体功率器件的可靠性和稳定性。
-
公开(公告)号：CN113629130A
公开(公告)日：2021-11-09
申请号：CN202010386337.6
申请日：2020-05-09
申请人： 全球能源互联网研究院有限公司 , 国家电网有限公司 , 国网福建省电力有限公司厦门供电公司
IPC分类号： H01L29/06 , H01L21/265
摘要： 本发明提供一种半导体功率器件及其制作方法，半导体功率器件包括半导体层(1)、截止环(2)、有源区(3)、场限环终端(4)和介质层(5)；场限环终端(4)包括多个场限环区域，每个场限环区域包括多个场限环，截止环(2)、有源区(3)和场限环终端(4)设置于半导体层(1)的正面，所述介质层(5)设置于场限环终端(4)的正面，多个场限环区域形成场限环终端，提高了场限环终端(4)的保护效率和半导体功率器件的可靠性；不同场限环承受的电压相当，避免电场集中于有源区主结处或最后一个场限环，大大提高了半导体功率器件的击穿电压，增强了半导体功率器件的可靠性和稳定性。
-
公开(公告)号：CN111952172A
公开(公告)日：2020-11-17
申请号：CN202010627783.1
申请日：2020-07-01
申请人： 全球能源互联网研究院有限公司 , 国家电网有限公司 , 国网福建省电力有限公司 , 国网福建省电力有限公司厦门供电公司
IPC分类号： H01L21/331 , H01L29/08 , H01L29/739
摘要： 本发明提供一种基于键合工艺制备SiC IGBT的方法及SiC IGBT，在SiC衬底表面依次形成N-过渡层、N-漂移层、N+缓冲层和P+集电层；采用键合工艺对所述P+集电层和键合基片进行键合，之后去除SiC衬底和N-过渡层，或先去除SiC衬底和N-过渡层，之后采用键合工艺对所述P+集电层和键合基片进行键合；采用减薄工艺去除部分键合基片，并形成栅极、发射极和集电极，通过键合工艺减小了碎片概率，提高SiC IGBT的良品率，降低了SiC IGBT的生产成本；且P+集电层掺杂浓度高，降低了SiC IGBT的损耗，提高了SiC IGBT的导通特性；本发明提高了SiC IGBT所需外延材料的质量，减小导通电阻，进一步降低了SiC IGBT的损耗。
-
公开(公告)号：CN111710599A
公开(公告)日：2020-09-25
申请号：CN202010620297.7
申请日：2020-06-30
申请人： 全球能源互联网研究院有限公司 , 国家电网有限公司 , 国网江苏省电力有限公司电力科学研究院
IPC分类号： H01L21/285 , H01L21/263
摘要： 本发明涉及碳化硅器件领域，具体涉及一种碳化硅欧姆接触的制备方法；包括以下步骤：对碳化硅样片进行标准清洗；采用非反应性等离子体对碳化硅样片进行离子轰击；在碳化硅样片上制备欧姆接触金属层；对制备有欧姆接触金属层的碳化硅样片进行退火处理。通过采用等离子体对碳化硅样片表面进行离子轰击，改变了碳化硅样片的表面状态，在碳化硅和金属界面引入了一系列的受控界面态，从而使得可以在受控的条件下，降低金属和碳化硅之间的有效势垒高度，进而对金属与碳化硅之间的载流子跃迁或遂穿起到有效地辅助作用，提高载流子通过势垒的输运效率，显著提高碳化硅与金属的欧姆接触效果，降低接触电阻，形成良好的碳化硅欧姆接触。
-
公开(公告)号：CN111697079A
公开(公告)日：2020-09-22
申请号：CN202010658595.5
申请日：2020-07-09
申请人： 全球能源互联网研究院有限公司 , 国家电网有限公司 , 国网浙江省电力有限公司
摘要： 本发明涉及半导体器件技术领域，具体涉及一种SiC MOSFET器件结构。所述SiC MOSFET器件结构，包括：衬底；外延层，形成在所述衬底之上；P阱区，形成在所述外延层之内；以及形成在所述P阱区之内的两个相邻N+源区；所述N+源区的表面掺杂浓度大于或等于内部掺杂浓度。本发明提供的SiC MOSFET器件结构，通过改变N+源区的掺杂浓度，提升N+源区的电阻，进而在提高器件的短路能力同时又能保证导通能力基本不退化。
-
公开(公告)号：CN111697079B
公开(公告)日：2024-02-06
申请号：CN202010658595.5
申请日：2020-07-09
申请人： 全球能源互联网研究院有限公司 , 国家电网有限公司 , 国网浙江省电力有限公司
摘要： 本发明涉及半导体器件技术领域，具体涉及一种SiC MOSFET器件结构。所述SiC MOSFET器件结构，包括：衬底；外延层，形成在所述衬底之上；P阱区，形成在所述外延层之内；以及形成在所述P阱区之内的两个相邻N+源区；所述N+源区的表面掺杂浓度大于内部掺杂浓度。本发明提供的SiC MOSFET器件结构，通过改变N+源区的掺杂浓度，提升N+源区的电阻，进而在提高器件的短路能力同时又能保证导通能力基本不退化。
-
公开(公告)号：CN110349839B
公开(公告)日：2021-03-12
申请号：CN201910540297.3
申请日：2019-06-21
申请人： 全球能源互联网研究院有限公司 , 国家电网有限公司 , 国网江苏省电力有限公司电力科学研究院
IPC分类号： H01L21/02 , H01L21/285
摘要： 本发明属于碳化硅制备技术领域，具体涉及一种p/n型碳化硅欧姆接触的制备方法。该方法包括对碳化硅外延片进行前清洗和预处理，然后采用原子层沉积工艺在碳化硅外延片上依次形成3TiC/SiC层、3TiC/xSiC层和TiC层，经合金化热处理后依次形成Ti3SiC2层、过渡层和TiC层，得到具有欧姆接触特性的p/n型碳化硅；本发明采用ALD，通过控制摩尔比在碳化硅外延片上形成3TiC/SiC层，经合金化热处理后形成Ti3SiC2层，可以降低界面处势垒的高度，与碳化硅外延片形成欧姆接触，该方法避免了沉积过程与碳化硅外延片中的SiC晶圆发生合金化反应，减少了碳富集和空隙等问题的出现。
-
公开(公告)号：CN111952171A
公开(公告)日：2020-11-17
申请号：CN202010627782.7
申请日：2020-07-01
申请人： 全球能源互联网研究院有限公司 , 国家电网有限公司 , 国网浙江省电力有限公司
IPC分类号： H01L21/331 , H01L29/08 , H01L29/739
摘要： 本发明提供一种基于图形化工艺制备SiC IGBT的方法及SiC IGBT，在SiC衬底表面依次形成N-漂移层、N+缓冲层和P+集电层，并对选取的键合基片进行图形化处理；采用键合工艺对所述P+集电层和处理后的键合基片进行键合，之后去除SiC衬底，或先去除SiC衬底，之后采用键合工艺对所述P+集电层和处理后的键合基片进行键合；采用减薄工艺去除部分键合基片，在N-漂移层表面形成栅极和发射极，并在P+集电层表面形成集电极，在键合前对的键合基片进行图形化处理，避免键合过程中出现键合界面会出现空洞以及应力问题，器件在流片的过程中容易被识别，同时增加了薄片的支撑能力，减少了碎片概率，提高了SiC IGBT的成品率，减小导通电阻，降低了生产成本。
-
公开(公告)号：CN110349839A
公开(公告)日：2019-10-18
申请号：CN201910540297.3
申请日：2019-06-21
申请人： 全球能源互联网研究院有限公司 , 国家电网有限公司 , 国网江苏省电力有限公司电力科学研究院
IPC分类号： H01L21/02 , H01L21/285
摘要： 本发明属于碳化硅制备技术领域，具体涉及一种p/n型碳化硅欧姆接触的制备方法。该方法包括对碳化硅外延片进行前清洗和预处理，然后采用原子层沉积工艺在碳化硅外延片上依次形成3TiC/SiC层、3TiC/xSiC层和TiC层，经合金化热处理后依次形成Ti3SiC2层、过渡层和TiC层，得到具有欧姆接触特性的p/n型碳化硅；本发明采用ALD，通过控制摩尔比在碳化硅外延片上形成3TiC/SiC层，经合金化热处理后形成Ti3SiC2层，可以降低界面处势垒的高度，与碳化硅外延片形成欧姆接触，该方法避免了沉积过程与碳化硅外延片中的SiC晶圆发生合金化反应，减少了碳富集和空隙等问题的出现。
-
公开(公告)号：CN112820769A
公开(公告)日：2021-05-18
申请号：CN202011626480.4
申请日：2020-12-31
申请人： 全球能源互联网研究院有限公司 , 国网浙江省电力有限公司 , 国家电网有限公司
IPC分类号： H01L29/06 , H01L29/423 , H01L29/786 , H01L21/336
摘要： 本发明提供一种碳化硅MOSFET器件及其制备方法，碳化硅MOSFET器件包括由下至上依次层叠的衬底基片、缓冲层、漂移层，还包括：多个P阱区，P型控制区，p+型基区，n+型源区，栅氧化物层，分裂栅电极，钝化介质层，源电极层，漏电极层，肖特基电极，本方案，利用分裂栅电极与位于分裂栅电极之间的P型控制区的耦合作用，降低栅氧化物电场并有效降低高漏源电压下的饱和电流密度，提高器件的短路耐受能力。除此之外，通过分裂栅的设置降低器件的栅漏电容，以降低SiC基DMOSFET的开关损耗。
-
-
-
-
-
-
-
-
-
搜索结果
32 条记录 (耗时 0.083 秒)
