-
公开(公告)号：CN108234039B
公开(公告)日：2021-06-08
申请号：CN201711267258.8
申请日：2017-12-05
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： H04B17/20
摘要： 一种直扩应答机基带处理器片上功能自检测方法及系统：初始化芯片中应答机基带处理部分；产生信息序列；将信息比特与P路伪随机序列进行扩频调制；对扩频后的P路比特序列进行BPSK调制；将P路BPSK信号合路，得到的测试激励送应答机基带处理部分；将应答机基带处理部分解调出的P路二进制信息比特分别送P个测试输出管脚输出。本发明利用芯片内嵌电路来产生被测电路的输入激励和控制信号，输出监测信号判读简单，解决了直扩应答机基带处理器在封装后功能检测成本高、效率低、对测试人员能力要求高的问题，在不需要其他复杂测试设备和器件的情况下，可以快速完成对芯片功能的正确性检测。
-
公开(公告)号：CN108234039A
公开(公告)日：2018-06-29
申请号：CN201711267258.8
申请日：2017-12-05
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： H04B17/20
摘要： 一种直扩应答机基带处理器片上功能自检测方法及系统：初始化芯片中应答机基带处理部分；产生信息序列；将信息比特与P路伪随机序列进行扩频调制；对扩频后的P路比特序列进行BPSK调制；将P路BPSK信号合路，得到的测试激励送应答机基带处理部分；将应答机基带处理部分解调出的P路二进制信息比特分别送P个测试输出管脚输出。本发明利用芯片内嵌电路来产生被测电路的输入激励和控制信号，输出监测信号判读简单，解决了直扩应答机基带处理器在封装后功能检测成本高、效率低、对测试人员能力要求高的问题，在不需要其他复杂测试设备和器件的情况下，可以快速完成对芯片功能的正确性检测。
-
公开(公告)号：CN115037430B
公开(公告)日：2024-04-05
申请号：CN202210137718.X
申请日：2022-02-15
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： H04L7/00
摘要： 本发明一种I、Q路DAC同步设计方法。在设计中，需要使用数字、模拟变换将多个电平的数字基带信号转换为模拟信号发送至IQ矢量调制器形成射频信号发送，需要保证IQ矢量相位，就需要I、Q两路的DAC同步工作，但是I路和Q路使用两个独立的MUXDAC，这样就需要一种方式将两个独立工作的DAC联系起来，并且能够判断出是否实现同步工作。本发明中采用两个DAC的输出时钟与数据的关联特性，将两个DAC的输出时钟进行比较，使用DAC输出时钟的2倍频的8相位时钟采样判断判断DAC工作是否同步，可以在设计实现上用较低频率实现高频数据的处理。
-
公开(公告)号：CN111198789B
公开(公告)日：2023-06-09
申请号：CN201911330756.1
申请日：2019-12-20
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： G06F11/22
摘要： 本发明涉及一种N点FFT模块的验证方法：(1)、向N点FFT模块中输入i次谐波频点测试信号，将变换为i次谐波频点信号变换为时域信号，并存储在N点IFFT模块内部的SRAM中；(2)、从N点FFT模块内部的SARM中读出步骤(1)存储的时域信号，作为i次谐波时域测试信号输入至N点FFT模块的信号输入端，将i次谐波时域测试信号进行N点FFT正变换，得到i次谐波时域测试信号对应的频域频点；(3)、判断N点FFT模块i次谐波处理功能是否正确；(4)、遍历0次至N‑1次谐波的频点信号，重复步骤(1)～(3)，当N点FFT模块对0至N‑1次谐波的频点信号都正确时，认为该N点FFT模块功能正确，否则，认为该N点FFT模块功能不正确。
-
公开(公告)号：CN109831217B
公开(公告)日：2023-04-14
申请号：CN201811581671.6
申请日：2018-12-24
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
摘要： 本发明公开了一种Turbo码译码器、用于Turbo码的分量译码器及分量译码方法。卷积码状态转移器，用于计算分量编码器的后向转移状态和该后向转移状态下的输出值、前向转移状态和该前向转移状态下的输入值；后向分支转移概率模块，按照倒序输入的系统信息位、校验位，计算出各后向转移状态下系统信息位的后向分支转移概率；后向递推概率模块，计算各后向转移状态下系统信息位的后向递推概率β值；前向分支转移概率模块，计算出各前向分支转移概率；前向递推概率模块，计算前向转移状态下系统信息位的前向递推概率α值；对数似然比模块，计算得到系统信息位被译码为0的概率和系统信息位被译码为1的概率和两者的对数似然比。本发明结构简单，节约硬件资源。
-
公开(公告)号：CN111198789A
公开(公告)日：2020-05-26
申请号：CN201911330756.1
申请日：2019-12-20
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： G06F11/22
摘要： 本发明涉及一种N点FFT模块的验证方法：(1)、向N点FFT模块中输入i次谐波频点测试信号，将变换为i次谐波频点信号变换为时域信号，并存储在N点IFFT模块内部的SRAM中；(2)、从N点FFT模块内部的SARM中读出步骤(1)存储的时域信号，作为i次谐波时域测试信号输入至N点FFT模块的信号输入端，将i次谐波时域测试信号进行N点FFT正变换，得到i次谐波时域测试信号对应的频域频点；(3)、判断N点FFT模块i次谐波处理功能是否正确；(4)、遍历0次至N-1次谐波的频点信号，重复步骤(1)～(3)，当N点FFT模块对0至N-1次谐波的频点信号都正确时，认为该N点FFT模块功能正确，否则，认为该N点FFT模块功能不正确。
-
公开(公告)号：CN115037430A
公开(公告)日：2022-09-09
申请号：CN202210137718.X
申请日：2022-02-15
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： H04L7/00
摘要： 本发明一种I、Q路DAC同步设计方法。在设计中，需要使用数字、模拟变换将多个电平的数字基带信号转换为模拟信号发送至IQ矢量调制器形成射频信号发送，需要保证IQ矢量相位，就需要I、Q两路的DAC同步工作，但是I路和Q路使用两个独立的MUXDAC，这样就需要一种方式将两个独立工作的DAC联系起来，并且能够判断出是否实现同步工作。本发明中采用两个DAC的输出时钟与数据的关联特性，将两个DAC的输出时钟进行比较，使用DAC输出时钟的2倍频的8相位时钟采样判断判断DAC工作是否同步，可以在设计实现上用较低频率实现高频数据的处理。
-
公开(公告)号：CN109831217A
公开(公告)日：2019-05-31
申请号：CN201811581671.6
申请日：2018-12-24
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
摘要： 本发明公开了一种Turbo码译码器、用于Turbo码的分量译码器及分量译码方法。卷积码状态转移器，用于计算分量编码器的后向转移状态和该后向转移状态下的输出值、前向转移状态和该前向转移状态下的输入值；后向分支转移概率模块，按照倒序输入的系统信息位、校验位，计算出各后向转移状态下系统信息位的后向分支转移概率；后向递推概率模块，计算各后向转移状态下系统信息位的后向递推概率β值；前向分支转移概率模块，计算出各前向分支转移概率；前向递推概率模块，计算前向转移状态下系统信息位的前向递推概率α值；对数似然比模块，计算得到系统信息位被译码为0的概率和系统信息位被译码为1的概率和两者的对数似然比。本发明结构简单，节约硬件资源。
-
公开(公告)号：CN118552392A
公开(公告)日：2024-08-27
申请号：CN202410538998.4
申请日：2024-04-30
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： G06T1/20 , G01S7/41 , G01S13/90 , G06F15/173 , G06F15/177
摘要： 本发明属于SAR成像、通信信号处理领域，具体涉及一种多模式SAR成像信号处理芯片大规模数据互联结构，旨在解决单一AXI4‑Stream支持的最大通道数量不能满足需求，且XE引擎复用度低、网络交换复杂的问题。本结构包括：4个外围IP与1个中央IP；每个外围IP与中央IP连接的master通道和slave通道各4个；以任一外围IP与中央IP互联的4个master通道为起点，将其余三个外围IP剩余的36个master通道目的路由地址段分成4组，每组覆盖9个目的路由地址段；运算引擎XE单元挂载在AXI4‑Stream接口上。本发明满足了所需的通道数，且提高了XE引擎的复用度、简化了网络交换。
-
公开(公告)号：CN117118478A
公开(公告)日：2023-11-24
申请号：CN202310903039.3
申请日：2023-07-21
申请人： 北京微电子技术研究所 , 北京时代民芯科技有限公司
IPC分类号： H04B1/59 , H04B1/7075 , H04B1/7156 , H04B1/74
摘要： 本发明属于通信测控领域，具体涉及了一种快速可靠捕获混合扩频信号的测控应答机系统及设备，旨在解决系统精度不够高，可靠性不强的温柔。本发明包括：数字下变频模块，用于接收信号并对信号进行数字下变频处理；直扩码捕获模块，用于捕获所述零中频信号并进行调制，获得扩频信号；跳频区间划分模块，用于根据跳频图案将所述扩频信号的带宽划分为并行的N个跳频区间；匹配滤波器模块，用于对信号进行滤波并进行N点傅里叶运算；捕获判决模块，将所述码相位与门限值进行比较，如果超过门限值，则判定为则捕获成功；同步刷新模块，用于通过同步刷新算法，进行动态刷新。本发明提高了测控应答机的捕获速度和可靠性。
-
-
-
-
-
-
-
-
-
搜索结果
14 条记录 (耗时 0.045 秒)
