-
公开(公告)号：CN108234039B
公开(公告)日：2021-06-08
申请号：CN201711267258.8
申请日：2017-12-05
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： H04B17/20
摘要： 一种直扩应答机基带处理器片上功能自检测方法及系统：初始化芯片中应答机基带处理部分；产生信息序列；将信息比特与P路伪随机序列进行扩频调制；对扩频后的P路比特序列进行BPSK调制；将P路BPSK信号合路，得到的测试激励送应答机基带处理部分；将应答机基带处理部分解调出的P路二进制信息比特分别送P个测试输出管脚输出。本发明利用芯片内嵌电路来产生被测电路的输入激励和控制信号，输出监测信号判读简单，解决了直扩应答机基带处理器在封装后功能检测成本高、效率低、对测试人员能力要求高的问题，在不需要其他复杂测试设备和器件的情况下，可以快速完成对芯片功能的正确性检测。
-
公开(公告)号：CN111162799A
公开(公告)日：2020-05-15
申请号：CN201911378536.6
申请日：2019-12-27
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： H03M13/15
摘要： 本发明公开了一种抗辐射RS码译码电路，包括：伴随式计算模块，用于对接收到的码字R(x)进行计算，得到伴随多项式S(x)；关键方程求解模块，用于对伴随多项式S(x)进行关键方程求解，得到错误位置多项式Λ(x)和错误值多项式ω(x)；错误图案搜索模块，用于计算得到错误位置和错误位置对应的错误值；数据缓存模块，用于对接收到的码字R(x)进行缓存；纠错输出模块，用于读取数据缓存模块中缓存的码字R(x)，根据错误图案搜索模块计算得到的错误位置和错误位置对应的错误值对读取的缓存的码字R(x)进行纠错，并输出码字C。本发明所述的抗辐射RS码译码电路，缩小了电路面积、降低了电路功耗，在提高电路性能的同时还增强了电路的可靠性。
-
公开(公告)号：CN108234039A
公开(公告)日：2018-06-29
申请号：CN201711267258.8
申请日：2017-12-05
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： H04B17/20
摘要： 一种直扩应答机基带处理器片上功能自检测方法及系统：初始化芯片中应答机基带处理部分；产生信息序列；将信息比特与P路伪随机序列进行扩频调制；对扩频后的P路比特序列进行BPSK调制；将P路BPSK信号合路，得到的测试激励送应答机基带处理部分；将应答机基带处理部分解调出的P路二进制信息比特分别送P个测试输出管脚输出。本发明利用芯片内嵌电路来产生被测电路的输入激励和控制信号，输出监测信号判读简单，解决了直扩应答机基带处理器在封装后功能检测成本高、效率低、对测试人员能力要求高的问题，在不需要其他复杂测试设备和器件的情况下，可以快速完成对芯片功能的正确性检测。
-
公开(公告)号：CN118552392A
公开(公告)日：2024-08-27
申请号：CN202410538998.4
申请日：2024-04-30
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： G06T1/20 , G01S7/41 , G01S13/90 , G06F15/173 , G06F15/177
摘要： 本发明属于SAR成像、通信信号处理领域，具体涉及一种多模式SAR成像信号处理芯片大规模数据互联结构，旨在解决单一AXI4‑Stream支持的最大通道数量不能满足需求，且XE引擎复用度低、网络交换复杂的问题。本结构包括：4个外围IP与1个中央IP；每个外围IP与中央IP连接的master通道和slave通道各4个；以任一外围IP与中央IP互联的4个master通道为起点，将其余三个外围IP剩余的36个master通道目的路由地址段分成4组，每组覆盖9个目的路由地址段；运算引擎XE单元挂载在AXI4‑Stream接口上。本发明满足了所需的通道数，且提高了XE引擎的复用度、简化了网络交换。
-
公开(公告)号：CN117118478A
公开(公告)日：2023-11-24
申请号：CN202310903039.3
申请日：2023-07-21
申请人： 北京微电子技术研究所 , 北京时代民芯科技有限公司
IPC分类号： H04B1/59 , H04B1/7075 , H04B1/7156 , H04B1/74
摘要： 本发明属于通信测控领域，具体涉及了一种快速可靠捕获混合扩频信号的测控应答机系统及设备，旨在解决系统精度不够高，可靠性不强的温柔。本发明包括：数字下变频模块，用于接收信号并对信号进行数字下变频处理；直扩码捕获模块，用于捕获所述零中频信号并进行调制，获得扩频信号；跳频区间划分模块，用于根据跳频图案将所述扩频信号的带宽划分为并行的N个跳频区间；匹配滤波器模块，用于对信号进行滤波并进行N点傅里叶运算；捕获判决模块，将所述码相位与门限值进行比较，如果超过门限值，则判定为则捕获成功；同步刷新模块，用于通过同步刷新算法，进行动态刷新。本发明提高了测控应答机的捕获速度和可靠性。
-
公开(公告)号：CN115037400A
公开(公告)日：2022-09-09
申请号：CN202210162430.8
申请日：2022-02-22
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： H04J3/06
摘要： 本发明公开了一种Serdes动态阈值码流同步检测方法及系统，包括方法如下步骤：(1)采用移位寄存结构，产生K码采样检测数据；(2)根据K码采样数据数据结构，对m组数据进行检测；(3)动态阈值检测机制对K码同步状态和失锁状态判定。(4)K码同步数据输出。本发明结构简单易实现，通过动态阈值检测机制实现K码同步检测方法的电路在信道好的情况下能够快速锁定；在信道环境差的情况下，能够有效避免误锁定，具备抗干扰能力强等特点，满足电路设计需求。
-
公开(公告)号：CN110943955B
公开(公告)日：2022-06-28
申请号：CN201911055536.2
申请日：2019-10-31
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
摘要： 本发明属于电子通信技术领域，涉及一种并行扰码器的生成方法：(1)、根据n位反馈移位寄存器序列生成多项式，得到串行扰码生成器的每个寄存器输出表达式；(2)、以每个寄存器前一个时钟周期的输出作为输入矩阵每个寄存器当前时钟周期的输出作为输出矩阵构建所述串行扰码器矩阵形式；(3)、根据n位串行扰码器的矩阵形式，以前一个时钟周期并行扰码器输出的n位并行扰码为输入矩阵当前时钟周期并行扰码器输出的n位并行扰码得到并行扰码生成器矩阵形式；(4)、根据并行扰码器的矩阵形式，还原得到并行扰码器每个寄存器的输出表达式；(5)、采用硬件描述语言生成相应的逻辑得到并行扰码器代码。本发明计算量小。
-
公开(公告)号：CN112597077A
公开(公告)日：2021-04-02
申请号：CN202011459829.X
申请日：2020-12-11
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： G06F13/12
摘要： 本发明涉及一种动态配置通道的总线互联系统，属于总线互联结构设计领域；包括输入多路模块IN MUX、输出多路模块OUT MUX、0‑m号通道模块Channel和通道控制器Channel CTRL；本发明与现有互联总线相比，可以根据需要传输的数据量动态的开启或关闭合适数据通道数目，可以实现兼顾高吞吐率和低功耗的优点。
-
公开(公告)号：CN110943955A
公开(公告)日：2020-03-31
申请号：CN201911055536.2
申请日：2019-10-31
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
摘要： 本发明属于电子通信技术领域，涉及一种并行扰码器的生成方法：(1)、根据n位反馈移位寄存器序列生成多项式，得到串行扰码生成器的每个寄存器输出表达式；(2)、以每个寄存器前一个时钟周期的输出作为输入矩阵 每个寄存器当前时钟周期的输出作为输出矩阵 构建所述串行扰码器矩阵形式；(3)、根据n位串行扰码器的矩阵形式，以前一个时钟周期并行扰码器输出的n位并行扰码为输入矩阵 当前时钟周期并行扰码器输出的n位并行扰码 得到并行扰码生成器矩阵形式；(4)、根据并行扰码器的矩阵形式，还原得到并行扰码器每个寄存器的输出表达式；(5)、采用硬件描述语言生成相应的逻辑得到并行扰码器代码。本发明计算量小。
-
公开(公告)号：CN112597077B
公开(公告)日：2023-11-21
申请号：CN202011459829.X
申请日：2020-12-11
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： G06F13/12
-
-
-
-
-
-
-
-
-
搜索结果
15 条记录 (耗时 0.084 秒)
