-
公开(公告)号：CN110364210A
公开(公告)日：2019-10-22
申请号：CN201910664971.9
申请日：2019-07-23
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网辽宁省电力有限公司电力科学研究院
Abstract: 本发明公开了一种基于LUT结构的双轨预充电AND-NAND单元，包括：单轨LBDL逻辑与门，其包括第一PMOS晶体管P1、第二PMOS晶体管P2、第三PMOS晶体管P3、第一NMOS晶体管N1、第二NMOS晶体管N2和第一反相器I1；以及单轨LBDL逻辑与非门，其包括第四PMOS晶体管P4，第五PMOS晶体管P5、第三NMOS晶体管N3、第四NMOS晶体管N4，第五NMOS晶体管N5和第二反相器I2。本发明的双轨预充电AND-NAND单元使用更少的晶体管，占用更少的版图面积，同时保证了优秀的抗DPA攻击能力。
-
公开(公告)号：CN110364210B
公开(公告)日：2021-01-29
申请号：CN201910664971.9
申请日：2019-07-23
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网辽宁省电力有限公司电力科学研究院
Abstract: 本发明公开了一种基于LUT结构的双轨预充电AND‑NAND单元，包括：单轨LBDL逻辑与门，其包括第一PMOS晶体管P1、第二PMOS晶体管P2、第三PMOS晶体管P3、第一NMOS晶体管N1、第二NMOS晶体管N2和第一反相器I1；以及单轨LBDL逻辑与非门，其包括第四PMOS晶体管P4，第五PMOS晶体管P5、第三NMOS晶体管N3、第四NMOS晶体管N4，第五NMOS晶体管N5和第二反相器I2。本发明的双轨预充电AND‑NAND单元使用更少的晶体管，占用更少的版图面积，同时保证了优秀的抗DPA攻击能力。
-
公开(公告)号：CN114333963A
公开(公告)日：2022-04-12
申请号：CN202111357654.6
申请日：2021-11-16
Applicant: 北京智芯微电子科技有限公司 , 北京智芯半导体科技有限公司 , 国网信息通信产业集团有限公司
Abstract: 本发明实施例提供一种用于验证非易失存储器控制电路的验证装置、系统及方法，属于集成电路技术领域。用于验证非易失存储器控制电路的验证装置基于FPGA芯片设计，且该验证装置包括通用读写接口模块和通用的非易失存储器的核心逻辑模块，所述通用读写接口基于预设的接口逻辑，将所述非易失存储器控制电路发送的操作指令发送至所述通用的非易失存储器的核心逻辑模块，以通过操作指令对所述非易失存储器控制电路进行模拟验证。在对于芯片数据逻辑验证的FPGA仿真系统中，对不同的非易失存储器控制电路进行验证时，不需要更换通用的非易失存储器的核心逻辑模块，仅需要重新设计通用读写接口模块的外围接口逻辑，可以支持全型号的非易失存储单元的仿真验证。
-
公开(公告)号：CN106026722A
公开(公告)日：2016-10-12
申请号：CN201610493679.1
申请日：2016-06-28
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网公司
IPC: H02M7/25 , G06K19/077
CPC classification number: G06K19/077 , H02M7/25 , G06K19/07749 , G06K19/07786
Abstract: 本发明涉及一种整流电路和具有该整流电路的特高频标签，包括多级电荷泵，所述整流电路包括：高电压输出端，所述高电压输出端为所述多级电荷泵中第一预定级数的电荷泵的输出端；以及低电压输出端，所述低电压输出端为所述多级电荷泵中第二预定级数的电荷泵的输出端。本发明充分利用了电荷泵级数越少效率越高的特性，调整整流器的输出电压节点以提供高电压输出端和低电压输出端，该高电压输出端和低电压输出端可以分别用于给不同的模块供电，实现了提高整流电路效率的效果。
-
公开(公告)号：CN112130061B
公开(公告)日：2024-04-26
申请号：CN202011347884.X
申请日：2020-11-26
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
Abstract: 本发明提供一种芯片同步测试装置及芯片同步测试方法，属于芯片测试领域。所述芯片同步测试装置包括：通讯测试电路，包括多个通讯线路端口，用于多个芯片的同步测试；高密连接器电路，用于所述通讯测试电路与待测芯片设备的连接；USB选择电路，用于根据待测芯片的通讯接口类型接通对应的芯片测试接口；所述USB选择电路包括一个用于区分不同通讯接口类型芯片测试通路的1:3协议芯片。本发明通过设置多种接口类型芯片测试电路，实现芯片测试类型多样性，每种类型的通讯测试线路均包括多个端口扩展芯片，将测试通路扩展为多个，实现多个芯片的同步测试。解决了现有技术无法同步测试多个芯片的问题。
-
Patent Agency Ranking
公开(公告)号：CN112130061A
公开(公告)日：2020-12-25
申请号：CN202011347884.X
申请日：2020-11-26
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
IPC: G01R31/28
Abstract: 本发明提供一种芯片同步测试装置及芯片同步测试方法，属于芯片测试领域。所述芯片同步测试装置包括：通讯测试电路，包括多个通讯线路端口，用于多个芯片的同步测试；高密连接器电路，用于所述通讯测试电路与待测芯片设备的连接；USB选择电路，用于根据待测芯片的通讯接口类型接通对应的芯片测试接口；所述USB选择电路包括一个用于区分不同通讯接口类型芯片测试通路的1:3协议芯片。本发明通过设置多种接口类型芯片测试电路，实现芯片测试类型多样性，每种类型的通讯测试线路均包括多个端口扩展芯片，将测试通路扩展为多个，实现多个芯片的同步测试。解决了现有技术无法同步测试多个芯片的问题。
-
公开(公告)号：CN114510216A
公开(公告)日：2022-05-17
申请号：CN202011454476.4
申请日：2020-12-10
Applicant: 北京智芯微电子科技有限公司 , 北京智芯半导体科技有限公司 , 国网信息通信产业集团有限公司
Abstract: 提供了一种存储数据的方法、装置和设备。该方法包括：获取蒙哥马利模乘运算的目标运算结果；若所述目标运算结果为真实运算结果，基于目标随机数将所述目标运算结果存放至第一存储器或第二存储器，所述目标随机数用于在所述第一存储器和所述第二存储器中选择用于存储所述目标运算结果的存储器，所述第一存储器不同于所述第二存储器。通过将真实运算结果根据目标随机数随机存储到第一存储器或第二存储器，可以使得真实运算结果的存储结果随机化，使得攻击者无法区分真实运算结果的存储位置，由此，不仅可以抵抗侧信道攻击，而且还可以抵抗电磁攻击，能够提升芯片的安全性。
-
公开(公告)号：CN109444547A
公开(公告)日：2019-03-08
申请号：CN201811400959.9
申请日：2018-11-22
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
IPC: G01R27/02
Abstract: 本发明公开了一种基于二端口网络的RFID芯片阻抗测量方法及装置，RFID芯片阻抗测量方法包括如下步骤：制作二端口微带线电路板，其中，二端口微带线电路板包括直通微带线电路板以及与直通微带线电路板等长度的带被测物的微带线电路板；校准矢量网络分析仪；测试直通微带线电路板的S参数；测试带被测物的微带线电路板的S参数；基于直通微带线电路板的S参数得到针对直通微带线电路板的第一传输矩阵；基于带被测物的微带线电路板的S参数得到针对带被测物的微带线电路板的第二传输矩阵；基于第一传输矩阵以及第二传输矩阵，计算T矩阵；以及基于T矩阵，计算RFID芯片阻抗。本发明的RFID芯片阻抗测量方法的测量结果更精准，且算法相对简单。
-
公开(公告)号：CN106026722B
公开(公告)日：2018-03-27
申请号：CN201610493679.1
申请日：2016-06-28
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网公司
IPC: H02M7/25 , G06K19/077
CPC classification number: G06K19/077 , H02M7/25
Abstract: 本发明涉及一种整流电路和具有该整流电路的特高频标签，包括多级电荷泵，所述整流电路包括：高电压输出端，所述高电压输出端为所述多级电荷泵中第一预定级数的电荷泵的输出端；以及低电压输出端，所述低电压输出端为所述多级电荷泵中第二预定级数的电荷泵的输出端。本发明充分利用了电荷泵级数越少效率越高的特性，调整整流器的输出电压节点以提供高电压输出端和低电压输出端，该高电压输出端和低电压输出端可以分别用于给不同的模块供电，实现了提高整流电路效率的效果。
-
公开(公告)号：CN114510217A
公开(公告)日：2022-05-17
申请号：CN202011457275.X
申请日：2020-12-10
Applicant: 北京智芯微电子科技有限公司 , 北京智芯半导体科技有限公司 , 国网信息通信产业集团有限公司
IPC: G06F7/72
Abstract: 提供了一种处理数据的方法、装置和设备，能够在保证性能的基础上降低芯片的功耗。该方法包括：获取待处理数据；将该待处理数据划分为均等分成s个块；利用Karatsuba算法，将该s个块中的第i个块的数据和该第i个块的数据相乘，以得到多个第一数据，0≤i≤s‑1；基于该第i个块的数据和该s个块中第j个块的数据，得到多个第二数据，i+1≤j≤s‑1；基于该多个第一数据和该多个第二数据，确定该待处理数据和该待处理数据的乘积；基于该待处理数据和该待处理数据的乘积，进行蒙哥马利模乘运算，以得到处理结果。通过平方算法和Karatsuba算法，能够在保证性能的基础上，减小芯片的功耗。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.134 seconds)
