-
公开(公告)号：CN116299082A
公开(公告)日：2023-06-23
申请号：CN202310203775.8
申请日：2023-03-02
申请人： 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 西安交通大学
摘要： 本发明提供一种3D混叠结构的三维磁场传感器及其制备方法，属于传感器封装技术领域。所述三维磁场传感器包括：外围集成电路单元和三个磁敏感单元，所述外围集成电路单元与三个磁敏感单元在垂直方向上堆叠设置；三个磁敏感单元包括基于霍尔(Hall)效应的Z轴磁敏感单元和基于各向异性磁阻(AMR)效应的X轴磁敏感单元及Y轴磁敏感单元；三个磁敏感单元与外围集成电路单元通过硅通孔导线相互电连接。采用硅通孔技术及3D堆叠技术，可以有效克服传统键合引线互联法带来的面积和体积消耗大、集成度低的缺点，为AMR/Hall混合三轴磁场传感器的微小型化和商业化应用带来可能。
-
公开(公告)号：CN114720923A
公开(公告)日：2022-07-08
申请号：CN202210532932.5
申请日：2022-05-17
申请人： 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 西安交通大学
摘要： 本申请涉及磁传感器领域，提供一种镂空立方体封装的三维磁传感器及其制作方法。所述镂空立方体封装的三维磁传感器，包括：镂空立方体构件和三个磁阻单元，三个所述磁阻单元分别粘接于所述镂空立方体构件的三个相邻的表面，三个所述磁阻单元在所述镂空立方体构件的内部电气互联。本申请充分利用垂直空间实现高密度的三维磁传感器集成，体积小，功耗低。本申请借助镂空立方体构件的固定作用，其相邻平面的磁阻单元的角度相互垂直，形状稳定性好，灵敏度高，可实现优良的三维磁传感能力。
-
公开(公告)号：CN114397562B
公开(公告)日：2022-06-21
申请号：CN202210296257.0
申请日：2022-03-24
申请人： 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司
IPC分类号： G01R31/28
摘要： 本发明实施例提供一种芯片EMC抗扰度自动测试方法及系统，属于芯片测试技术领域。所述方法包括：获取待测芯片参数信息；基于所述待测芯片参数信息确定芯片的初始测试参数；基于对应的测试参数，进行芯片多轮测试，直到触发预设截止规则，停止芯片测试，输出测试结果；其中，每一轮测试的测试参数为经预设修调规则调整后的测试参数；其中，所述预设截止规则在最新一轮测试的测试结果为不通过的情况下触发。本发明方案不但实现了芯片电磁兼容测试的自动化，还提高了测试方法的智能性，提高了芯片电磁兼容测试的效率。
-
公开(公告)号：CN114065674B
公开(公告)日：2022-04-22
申请号：CN202210046994.5
申请日：2022-01-17
申请人： 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网福建省电力有限公司电力科学研究院
IPC分类号： G06F30/33
摘要： 本发明实施例提供一种CMOS器件的EOS失效率的预测方法和装置，属于集成电路技术领域。预测方法包括：确定CMOS器件的基础EOS失效率；确定在CMOS器件的全部工艺环节中影响EOS失效率的影响因子；获取针对每一影响因子进行EOS失效率评价的评价结果，并基于该评价结果确定示出影响因子对EOS失效率的影响程度的权重值，其中权重值越大表示影响因子对EOS失效率的影响程度越大；基于基础EOS失效率和各个影响因子对应的权重值，建立针对EOS失效率的预测模型，以得到CMOS器件的EOS失效率的预测值。本发明从CMOS器件各个工艺环节系统性分析，综合考虑影响其EOS失效率的每个影响因素，所得到的EOS失效率的预测值更为精准，从而能够对EOS可靠性预测提供准确的预测依据。
-
公开(公告)号：CN115904915B
公开(公告)日：2024-02-23
申请号：CN202310068013.1
申请日：2023-02-06
申请人： 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司
摘要： 本发明实施例提供一种芯片功能验证系统、方法、存储介质及处理器，属于芯片测试技术领域。所述芯片功能验证系统包括：一个或多个分布式处理器，分别位于一个或多个测试位处，且分别被配置有被测芯片接口，用于测试经由该被测芯片接口接入的被测试芯片的功能；主控处理器，经由第一CAN总线与所述一个或多个分布式处理器相连，用于经由该第一CAN总线发送控制所述一个或多个分布式处理器执行测试的指令以及接收并汇总各分布式处理器发送的测试结果。本发明的芯片功能验证系统可以支持多芯片并行测试，且能够有效消除测试指令和测试信号的传输时延。
-
公开(公告)号：CN113889537B
公开(公告)日：2022-03-04
申请号：CN202111482363.X
申请日：2021-12-07
申请人： 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 西安电子科技大学
IPC分类号： H01L29/78 , H01L21/336 , H01L21/762
摘要： 本发明涉及半导体技术领域，提供一种半导体器件及其制作方法。所述半导体器件包括栅电极、源电极和漏电极，还包括：浅槽隔离结构，所述浅槽隔离结构包括第一隔离部和第二隔离部，所述第二隔离部与所述第一隔离部契合；所述第二隔离部用于阻碍所述半导体器件内寄生沟道的形成。本发明在浅槽隔离区域设置相契合的第一隔离部和第二隔离部，通过第二隔离部将寄生沟道延伸至浅槽隔离区域内，减缓或阻断寄生沟道内电荷的流动，减少因浅槽隔离区域陷阱电荷影响而导致的泄漏电流。
-
公开(公告)号：CN113889537A
公开(公告)日：2022-01-04
申请号：CN202111482363.X
申请日：2021-12-07
申请人： 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 西安电子科技大学
IPC分类号： H01L29/78 , H01L21/336 , H01L21/762
摘要： 本发明涉及半导体技术领域，提供一种半导体器件及其制作方法。所述半导体器件包括栅电极、源电极和漏电极，还包括：浅槽隔离结构，所述浅槽隔离结构包括第一隔离部和第二隔离部，所述第二隔离部与所述第一隔离部契合；所述第二隔离部用于阻碍所述半导体器件内寄生沟道的形成。本发明在浅槽隔离区域设置相契合的第一隔离部和第二隔离部，通过第二隔离部将寄生沟道延伸至浅槽隔离区域内，减缓或阻断寄生沟道内电荷的流动，减少因浅槽隔离区域陷阱电荷影响而导致的泄漏电流。
-
公开(公告)号：CN112582526A
公开(公告)日：2021-03-30
申请号：CN202011379151.4
申请日：2020-11-30
申请人： 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
摘要： 本发明涉及材料领域，公开了制备ZrNiSn块体热电材料的方法和电池。该方法包括：(1)将Zr粉、Ni粉和Sn粉混合，以得到金属混合物；(2)将所述金属混合物装入导电模具中，并对所述导电模具通电，以电流诱发自蔓延反应；(3)进一步对所述导电模具通电，加热所述金属混合物，并加载轴向压力，以得到致密的ZrNiSn块体热电材料。该方法原料来源丰富、价格低廉，并且制备时间超短、工艺简单、能耗低及性能优越，适合规模化生产。
-
公开(公告)号：CN111710627A
公开(公告)日：2020-09-25
申请号：CN202010469555.6
申请日：2020-05-28
申请人： 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
摘要： 本发明提供一种芯片封装预处理方法及芯片分析方法，属于集成电路技术领域。所述预处理方法包括：探测不同裸晶在多芯片封装的表面投影区域；保护处于待移除裸晶的表面投影区域之外的多芯片封装；腐蚀所述多芯片封装；剥离所述待移除裸晶，获得裸露的目标裸晶。本发明用于FIB预处理。
-
公开(公告)号：CN111710627B
公开(公告)日：2024-03-01
申请号：CN202010469555.6
申请日：2020-05-28
申请人： 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
摘要： 本发明提供一种芯片封装预处理方法及芯片分析方法，属于集成电路技术领域。所述预处理方法包括：探测不同裸晶在多芯片封装的表面投影区域；保护处于待移除裸晶的表面投影区域之外的多芯片封装；腐蚀所述多芯片封装；剥离所述待移除裸晶，获得裸露的目标裸晶。本发明用于FIB预处理。
-
-
-
-
-
-
-
-
-
搜索结果
46 条记录 (耗时 0.059 秒)
