一种HDI刚挠结合板油墨印刷载具的制作方法

    公开(公告)号:CN110099517A

    公开(公告)日:2019-08-06

    申请号:CN201910491046.0

    申请日:2019-06-06

    Abstract: 本发明公开了一种HDI刚挠结合板油墨印刷载具的制作方法,属于电路板技术领域,主要解决的是目前刚挠结合板油墨印刷载具制作效率低、成本高的技术问题,所述方法包括步骤如下,S1、在有铜基板上蚀刻得到与印刷油墨区域对应的铜凸块;S2、在所述铜凸块顶部印刷粘结水胶,将无铜基板覆盖在所述有铜基板上并使所述无铜基板与铜凸块完全贴合粘紧;S3、在所述无铜基板切割(或电铣)出与印刷油墨区域对应的基板凸块得到所述载具。本发明能高效精确地制作出HDI刚挠结合板油墨印刷载具,制作成本低。

    印制电路板中埋入电阻的方法

    公开(公告)号:CN108684155A

    公开(公告)日:2018-10-19

    申请号:CN201810485542.0

    申请日:2015-04-27

    Abstract: 本发明公开了一种印制电路板中埋入电阻的方法;属于电路板技术领域;其方法包括下述步骤:(1)在基材上钻孔;(2)在孔内塞入电阻油墨;(3)待电阻油墨固化后,在电阻油墨上钻孔,孔内塞入绝缘油墨或者导电油墨;(4)待绝缘油墨或者导电油墨固化后,研磨,去除凸出的电阻油墨和绝缘油墨或者导电油墨;(5)将电阻油墨与金属导体电连接;(6)图形制作;本发明旨在提供一种操作工艺简便、加工效率高、所埋入电阻可精确控制的印制电路板中埋入电阻的方法;用于电路板制备。

    一种电路板成品阻焊塞孔不良返工方法

    公开(公告)号:CN108668440A

    公开(公告)日:2018-10-16

    申请号:CN201710197329.5

    申请日:2017-03-29

    CPC classification number: H05K3/0094 H05K3/225 H05K2201/0959

    Abstract: 本发明公开一种电路板成品阻焊塞孔不良返工方法,包括以下步骤:a绘制菲林:依返工的线路板光绘出挡点网菲林,通过晒网将菲林图形转移到丝印网板上;b丝印:在线路板表面丝印油墨并确保过孔塞孔饱满;c预烘烤:将完成丝印的线路板进行70-80℃烘烤持续35-45分钟;d曝光:制作曝光尺对线路板非丝印面进行单面曝光;e显影:将线路板置于显影液中显影;f烘干。本发明针对线路板阻焊塞孔不良的孔进行返工处理,操作步骤简单,提升塞孔不良产品一次返工的合格率,降低报废率,提高了生产效率。

    一种光模块板金手指及其引线的湿膜制作方法

    公开(公告)号:CN118714749A

    公开(公告)日:2024-09-27

    申请号:CN202410823078.7

    申请日:2024-06-25

    Abstract: 本发明公开了一种光模块板金手指及其引线的湿膜制作方法,涉及电路板制作工艺,针对现有技术中固化后湿膜存量过多的问题提出本方案。在基板上方设置挡片用于遮挡金手指及其引线外侧的曝光光线,对基板整版印刷湿膜,利用所述挡片对湿膜进行选择性曝光,得到显影固化在基板上并完全覆盖金手指及其引线的湿膜;所述挡片设置光通道,光通道的内侧与金手指及其引线的外侧在垂直方向存在相对的避让间隙。优点在于,避免了金手指及其引线侧面的湿膜存量过多问题,可以降低后续退膜工序的难度和时间,同时也提升了生产线的成品率。另一方面,还可以降低了湿膜原料的消耗量。

    一种不对称高多层刚挠结合电路板及制备方法

    公开(公告)号:CN110012600B

    公开(公告)日:2024-05-07

    申请号:CN201910252698.9

    申请日:2019-03-29

    Abstract: 本发明提供一种不对称高多层刚挠结合电路板,是由设置的厚层刚挠结合区、纯动态挠性弯折区、薄层刚挠结合区组成;所述厚层刚挠结合区包括组合设置的刚性芯板、挠性芯板、粘结层;所述纯动态挠性弯折区包括挠性芯板、保护膜,所述保护膜对称设置于挠性芯板的纯动态挠性弯折区线路表面;所述薄层刚挠结合区包括交错设置的刚性芯板、挠性芯板、粘结层。本发明提供的不对称高多层刚挠结合电路板及其制备方法,更能满足电子产品的三维组装要求,节省组装空间,可被广泛应用于工业、高端医疗、军事设备及其它消费类便携电子。

    一种Anylayer板多功能靶标防错设计方法

    公开(公告)号:CN109922602B

    公开(公告)日:2021-09-14

    申请号:CN201910259313.1

    申请日:2019-04-02

    Abstract: 本发明公开了一种Anylayer板多功能靶标防错设计方法,属于线路板制作技术领域,其技术要点包括下述步骤:(1)做内层芯板线路时,在芯板的其中三条边工作区分别同时做掏铜处理,在各掏铜区域内分别只设计唯一一组X‑RAY可识别的靶标;(2)压合次外层板材;(3)X‑RAY打靶;(4)激光孔、沉铜/电镀;(5)次外层线路生产时按步骤(1)重新进行掏铜并在掏铜区域设计一组X‑RAY可识别的靶标,该掏铜区域与相邻上一个掏铜区域除靶标所在区域以外的其余空白区域重叠;与前面所有靶标所在的区域不重叠;(6)重复(2)、(3)、(4)、(5)步骤,实现逐层唯一靶标,实现100%防错;本发明旨在提供一种加工效率高、成本低且操作简便通用的Anylayer板多功能靶标防错设计方法;用于Anylayer板的加工。

    一种不对称高多层刚挠结合电路板及制备方法

    公开(公告)号:CN110012600A

    公开(公告)日:2019-07-12

    申请号:CN201910252698.9

    申请日:2019-03-29

    Abstract: 本发明提供一种不对称高多层刚挠结合电路板,是由设置的厚层刚挠结合区、纯动态挠性弯折区、薄层刚挠结合区组成;所述厚层刚挠结合区包括组合设置的刚性芯板、挠性芯板、粘结层;所述纯动态挠性弯折区包括挠性芯板、保护膜,所述保护膜对称设置于挠性芯板的纯动态挠性弯折区线路表面;所述薄层刚挠结合区包括交错设置的刚性芯板、挠性芯板、粘结层。本发明提供的不对称高多层刚挠结合电路板及其制备方法,更能满足电子产品的三维组装要求,节省组装空间,可被广泛应用于工业、高端医疗、军事设备及其它消费类便携电子。

    一种Anylayer板多功能靶标防错设计方法

    公开(公告)号:CN109922602A

    公开(公告)日:2019-06-21

    申请号:CN201910259313.1

    申请日:2019-04-02

    Abstract: 本发明公开了一种Anylayer板多功能靶标防错设计方法,属于线路板制作技术领域,其技术要点包括下述步骤:(1)做内层芯板线路时,在芯板的其中三条边工作区分别同时做掏铜处理,在各掏铜区域内分别只设计唯一一组X-RAY可识别的靶标;(2)压合次外层板材;(3)X-RAY打靶;(4)激光孔、沉铜/电镀;(5)次外层线路生产时按步骤(1)重新进行掏铜并在掏铜区域设计一组X-RAY可识别的靶标,该掏铜区域与相邻上一个掏铜区域除靶标所在区域以外的其余空白区域重叠;与前面所有靶标所在的区域不重叠;(6)重复(2)、(3)、(4)、(5)步骤,实现逐层唯一靶标,实现100%防错;本发明旨在提供一种加工效率高、成本低且操作简便通用的Anylayer板多功能靶标防错设计方法;用于Anylayer板的加工。

Patent Agency Ranking