公开(公告)号：CN115498040A

公开(公告)日：2022-12-20

申请号：CN202210933181.8

申请日：2022-08-04

申请人： 台湾积体电路制造股份有限公司

发明人： 何彩蓉 ,  李资良

IPC分类号： H01L29/78 ,  H01L21/336

摘要： 描述了一种半导体元件结构及其形成方法。在一个实施例中，提供了一种用于形成半导体元件结构的方法。该方法包括在半导体鳍片的一部分上方形成牺牲栅极结构；在牺牲栅极结构的相对侧上形成栅极间隔物；在未由牺牲栅极结构及栅极间隔物覆盖的半导体鳍片中形成非晶化区，其中非晶化区具有第一粗糙度的非晶‑结晶界面；在非晶化区上方形成应力源层，其中应力源层的形成将非晶‑结晶界面自第一粗糙度再结晶为小于第一粗糙度的第二粗糙度；及使非晶化区经受退火工艺以将非晶化区再结晶为包含错位的结晶区。

公开(公告)号：CN113223963A

公开(公告)日：2021-08-06

申请号：CN202110019008.2

申请日：2021-01-07

申请人： 台湾积体电路制造股份有限公司

发明人： 黄玉莲 ,  傅劲逢 ,  林焕哲 ,  李富生 ,  何彩蓉 ,  谢博全 ,  陈冠亘 ,  王冠人

IPC分类号： H01L21/336 ,  H01L29/06 ,  H01L29/78

摘要： 本公开涉及半导体器件中的金属至源极/漏极插塞的间隙图案化。一种方法可以包括在提供在第一源极/漏极和第二源极/漏极上的第一电介质层的顶部上提供掩模层，以及在掩模层和第一电介质层中创建暴露第一源极/漏极和第二源极/漏极的部分的开口。该方法可以包括用覆盖第一源极/漏极和第二源极/漏极的暴露部分的金属层填充开口，以及在金属层中形成间隙以创建第一金属接触件和第二金属接触件。第一金属接触件可以电耦合至第一源极/漏极，并且第二金属接触件可以电耦合至第二源极/漏极。间隙可以使第一金属接触件与第二金属接触件分开小于十九纳米。

公开(公告)号：CN116487321A

公开(公告)日：2023-07-25

申请号：CN202210942510.5

申请日：2022-08-08

申请人： 台湾积体电路制造股份有限公司

发明人： 何彩蓉 ,  施伯铮 ,  李资良

IPC分类号： H01L21/768

摘要： 本文公开了互连结构及其制造方法。示例性方法包括：在第一层间电介质(ILD)层中形成第一互连开口，该第一互连开口暴露下面的导电特征(例如，源极/漏极、栅极、接触件、过孔或导线)。该方法包括在第一互连开口中形成第一金属接触件之前，对由第一ILD层形成的第一互连开口的侧壁进行氮化。该氮化将第一ILD层的一部分转化为含氮壳。第一金属接触件可以包括金属插塞和金属插塞与第一ILD层的含氮壳之间的电介质间隔件。该方法可以包括在第二ILD层中形成暴露第一金属接触件的第二互连开口以及在第二互连开口中形成第二金属接触件。

公开(公告)号：CN115831747A

公开(公告)日：2023-03-21

申请号：CN202210416717.9

申请日：2022-04-20

申请人： 台湾积体电路制造股份有限公司

发明人： 谢博全 ,  何彩蓉 ,  施伯铮 ,  李资良

IPC分类号： H01L21/336 ,  H01L21/768 ,  H01L23/48 ,  H01L23/528 ,  H01L29/78

摘要： 一种方法包括在半导体区域上方形成伪栅极堆叠件，在伪栅极堆叠件的相对侧上形成栅极间隔件，在伪栅极堆叠件的一侧上形成源极/漏极区域，在源极/漏极上方形成层间电介质，用替换栅极堆叠件替换伪栅极堆叠件，使替换栅极堆叠件凹陷以在栅极间隔件之间形成凹槽，沉积延伸到凹槽中的衬垫，沉积位于衬垫上方并延伸到凹陷中的掩模层，形成覆盖部分掩模层的蚀刻掩模，并蚀刻层间电介质以形成源极/漏极接触开口。源极/漏极区域位于源极/漏极接触开口下方并暴露于源极/漏极接触开口。在源极/漏极接触开口中形成源极/漏极接触插塞。栅极接触插塞在栅极间隔件之间延伸并电连接至替换栅极堆叠件。本申请的实施例提供了集成电路结构及其形成方法。

公开(公告)号：CN115440727A

公开(公告)日：2022-12-06

申请号：CN202210512154.3

申请日：2022-05-11

申请人： 台湾积体电路制造股份有限公司

发明人： 何彩蓉 ,  李资良

IPC分类号： H01L27/088 ,  H01L21/033 ,  H01L21/8234

摘要： 器件包括包含有源区域的衬底、有源区域上方的栅极堆叠件以及栅极堆叠件上方的硬掩模。硬掩模包括覆盖层、沿覆盖层的侧壁和底部延伸的支撑层、以及沿着支撑层的侧壁和底部延伸的衬垫层。支撑层包括金属氧化物材料或金属氮化物材料。本发明的实施例还提供了形成半导体器件的方法。

公开(公告)号：CN114823515A

公开(公告)日：2022-07-29

申请号：CN202210079494.1

申请日：2022-01-24

申请人： 台湾积体电路制造股份有限公司

发明人： 陈婷婷 ,  何彩蓉 ,  葛宗翰 ,  郑雅如 ,  彭辞修 ,  王振翰 ,  梁顺鑫 ,  上野哲嗣 ,  林耕竹

IPC分类号： H01L21/8234

摘要： 本公开描述了一种在栅极结构及源极/漏极(source/drain,S/D)接触件结构之间形成中间间隔物结构并移除中间间隔物结构的顶部以形成凹槽的方法。中间间隔物结构包括第一间隔层、第二间隔层、以及位于第一间隔层及第二间隔层之间的牺牲间隔层。方法还包括移除牺牲间隔层以在第一间隔层及第二间隔层之间形成气隙，以及在气隙、第一间隔层及第二间隔层上旋涂介电层以填充凹槽及密封气隙。介电层包括用于旋涂介电材料的原料。

公开(公告)号：CN116632048A

公开(公告)日：2023-08-22

申请号：CN202310196130.6

申请日：2023-03-03

申请人： 台湾积体电路制造股份有限公司

发明人： 陈佳政 ,  邓运桢 ,  陈亮吟 ,  杨育佳 ,  何彩蓉

IPC分类号： H01L29/423 ,  H01L29/06 ,  H01L29/78 ,  H01L21/336

摘要： 本公开涉及底部介电隔离及其在场效应晶体管中的形成方法。半导体结构包括衬底和堆叠结构，该堆叠结构包括与金属栅极结构交错的沟道层。半导体结构还包括设置在堆叠结构和衬底之间的隔离特征，其中金属栅极结构的最底部直接接触隔离特征。半导体结构进一步包括邻近堆叠结构设置的源极/漏极特征以及设置在金属栅极结构和源极/漏极特征之间的内部间隔物。

公开(公告)号：CN116504634A

公开(公告)日：2023-07-28

申请号：CN202310081531.7

申请日：2023-02-03

申请人： 台湾积体电路制造股份有限公司

发明人： 谢博全 ,  郑柏贤 ,  何彩蓉 ,  施伯铮 ,  李志鸿 ,  李资良

IPC分类号： H01L21/336 ,  H01L29/78 ,  H01L29/423 ,  H01L21/28

摘要： 一种半导体装置及其形成方法，形成半导体装置的方法包含形成源极/漏极区在基材上；形成第一层间介电质在源极/漏极区上；形成栅极结构在基材上，且侧向地相邻于源极/漏极区；以及形成栅极遮罩在栅极结构上，且形成栅极遮罩包含：蚀刻部分栅极结构，以形成相对于第一层间介电质的顶表面的凹陷；沉积第一介电层在凹陷的栅极结构上与第一层间介电质上；蚀刻部分的第一介电层；沉积半导体层在凹陷的第一介电层上；且平坦化半导体层，以共平面第一层间介电质。在另一实例，方法还包含形成栅极间隙壁在基材上，蚀刻部分栅极结构还包含蚀刻部分的栅极间隙壁。

公开(公告)号：CN115241130A

公开(公告)日：2022-10-25

申请号：CN202210680409.7

申请日：2022-06-15

申请人： 台湾积体电路制造股份有限公司

发明人： 何梓旸 ,  何彩蓉 ,  李志鸿 ,  李资良

IPC分类号： H01L21/8234

摘要： 半导体装置的制造方法，可包括形成第一氮化硅层于半导体装置的开口之中与半导体装置的上表面之上，其中半导体装置包括外延源极/漏极与金属栅极。方法可形成第二氮化硅层于半导体装置的开口中的第一氮化硅层之上以及半导体装置的上表面之上以作为牺牲层；以及自开口中的第一氮化硅层的侧壁移除第二氮化硅层。方法可包括移除开口的底部的第二氮化硅层与第一氮化硅层；以及沉积金属层于开口之中以形成金属漏极于半导体装置的开口中。

公开(公告)号：CN114975604A

公开(公告)日：2022-08-30

申请号：CN202210279194.8

申请日：2022-03-21

申请人： 台湾积体电路制造股份有限公司

发明人： 傅劲逢 ,  黄玉莲 ,  何彩蓉 ,  林焕哲

IPC分类号： H01L29/08 ,  H01L29/06 ,  H01L21/336 ,  H01L29/78

摘要： 一种半导体装置的形成方法，包括：在半导体结构的源极区与漏极区的上方形成第一层间介电层；在第一层间介电层的上方形成第一遮罩材料；在第一遮罩材料蚀刻出多个第一开口；以填充材料填充第一开口；在填充材料蚀刻出第二开口；以第二遮罩材料填充第二开口；移除填充材料；以及以第一遮罩材料与第二遮罩材料为蚀刻遮罩来蚀刻第一层间介电层，以在第一层间介电层形成多个第三开口，第三开口暴露出半导体结构的源极区与漏极区的局部。