公开(公告)号：CN112582403B

公开(公告)日：2024-12-24

申请号：CN202010975816.1

申请日：2020-09-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 卡迪尔贝德·姆鲁诺·阿比基斯 ,  林耕竹 ,  王菘豊

IPC: H01L27/088 ,  H01L21/8234

Abstract: 一种半导体结构，包括：晶体管，包括第一源极/漏极区；源极/漏极接触插塞，位于所述第一源极/漏极区上方，并且与所述第一源极/漏极区电连接；以及通孔，位于所述源极/漏极接触插塞上方，并且与所述源极/漏极接触插塞接触。所述通孔包括：底部，具有第一长度；以及上部，具有第二长度。所述第一长度大于所述第二长度。沿着平行于所述源极/漏极接触插塞的顶面的相同方向测量所述第一长度和所述第二长度。本申请的实施例另一方面提供一种形成半导体结构的方法。

公开(公告)号：CN114725017A

公开(公告)日：2022-07-08

申请号：CN202210186160.4

申请日：2022-02-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 赖柏宇 ,  李锦思 ,  吴思桦 ,  梁顺鑫 ,  朱家宏 ,  林耕竹 ,  王菘豊

IPC: H01L21/8238 ,  H01L27/092

Abstract: 本公开总体涉及半导体器件的导电特征及其形成方法。一种方法包括：在衬底之上形成器件区域；在器件区域之上形成第一电介质层；在第一电介质层中形成开口；沿着开口的侧壁和底表面共形地沉积第一导电材料；在第一导电材料上沉积第二导电材料以填充开口，其中，第二导电材料不同于第一导电材料；以及执行第一热工艺以形成从第一导电材料的第一区域延伸到第二导电材料的第二区域的界面区域，其中，界面区域包括第一导电材料和第二导电材料的均匀混合物。

公开(公告)号：CN114220812A

公开(公告)日：2022-03-22

申请号：CN202110856079.8

申请日：2021-07-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 姆鲁尼尔·阿必吉斯·卡迪尔巴德 ,  马哈维 ,  张惠政 ,  陈科夆 ,  林耕竹

IPC: H01L27/092 ,  H01L21/8238

Abstract: 本发明提出一种半导体结构。制作隔离结构于堆叠的晶体管结构的源极/漏极外延结构之间的隔离结构的方法。方法包括沉积无氧介电材料于第一外延结构上的开口中，其中无氧介电材料覆盖第一外延结构的上表面与开口的侧壁表面。方法亦包括暴露无氧介电材料至氧化工艺以氧化无氧介电材料，其中氧化工艺不氧化第一外延结构上的无氧介电材料的一部分。此外，蚀刻氧化的无氧介电材料，并形成第二外延层于蚀刻步骤未移除的无氧介电材料上，以实质上填入开口。

公开(公告)号：CN109599438B

公开(公告)日：2022-03-04

申请号：CN201811131306.5

申请日：2018-09-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林经祥 ,  林耕竹 ,  郑双铭 ,  蔡腾群 ,  彭辞修 ,  颜甫庭

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/423

Abstract: 本发明的实施例提供了一种半导体器件及其形成方法。实施例方法包括在半导体鳍上方并且沿着半导体鳍的侧壁沉积第一介电膜，半导体鳍从半导体衬底向上延伸。该方法还包括在第一介电膜上方沉积介电材料；使第一介电膜凹进至半导体鳍的顶面之下以限定伪鳍，伪鳍包括介电材料的上部；以及在半导体鳍和伪鳍上方并且沿着半导体鳍和伪鳍的侧壁形成栅极堆叠件。

公开(公告)号：CN113161321A

公开(公告)日：2021-07-23

申请号：CN202110255869.0

申请日：2021-03-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 梁顺鑫 ,  蔡纯怡 ,  张志维 ,  黄俊贤 ,  黄鸿仪 ,  林耕竹 ,  张根育 ,  王菘豊 ,  朱家宏 ,  张旭凯

IPC: H01L23/538 ,  H01L27/088 ,  H01L21/768 ,  H01L21/8234

Abstract: 本发明描述了用于形成配置为防止外扩散的钴原子迁移至上部金属化层中的覆盖层的方法。在一些实施例中，方法包括：在包括钌的无衬垫导电结构上沉积钴扩散阻挡层，其中，沉积钴扩散阻挡层包括形成与无衬垫导电结构自对准的钴扩散阻挡层。方法还包括：在钴扩散阻挡层上沉积具有蚀刻停止层和介电层的堆叠件；以及在堆叠件中形成开口以暴露钴扩散阻挡层。最后，方法包括：在钴扩散阻挡层上形成导电结构。本申请的实施例还涉及半导体结构和形成半导体结构的方法。

公开(公告)号：CN112509972A

公开(公告)日：2021-03-16

申请号：CN202010973977.7

申请日：2020-09-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 颜甫庭 ,  陈婷婷 ,  彭羽筠 ,  林耕竹

IPC: H01L21/762

Abstract: 根据本公开实施例的一些实施例，一种半导体结构的形成方法，包含：提供工件，其包含开口与顶表面；沉积介电材料于工件上且进入开口中，以形成第一介电材料层，且第一介电材料层具有于顶表面上的顶部与于开口中的插塞部(plug portion)；处理(treating)第一介电层以将顶部转换成第二介电层，其中第二介电层不同于第一介电层；以及选择性移除第二介电层。

公开(公告)号：CN103378052B

公开(公告)日：2016-06-08

申请号：CN201210350994.0

申请日：2012-09-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨慧君 ,  陈美玲 ,  林耕竹 ,  刘中伟

IPC: H01L23/522 ,  H01L21/3205

CPC classification number: H01L23/5226 ,  H01L21/28562 ,  H01L21/76802 ,  H01L21/76807 ,  H01L21/7681 ,  H01L21/76826 ,  H01L21/76829 ,  H01L21/76832 ,  H01L21/7684 ,  H01L21/76843 ,  H01L21/76849 ,  H01L21/7685 ,  H01L23/53238 ,  H01L23/5329 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 公开了半导体器件及其制造方法以及形成其导电部件的方法。半导体器件包括在工件上方设置的绝缘材料层。绝缘材料层包含具有约13％以上的碳(C)的含硅材料。导电部件设置在绝缘材料层内。导电部件包括在其顶面上设置的保护层。

公开(公告)号：CN101552247A

公开(公告)日：2009-10-07

申请号：CN200810149643.7

申请日：2008-09-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘中伟 ,  林耕竹 ,  郑双铭

IPC: H01L23/485 ,  H01L23/58

CPC classification number: H01L23/522 ,  H01L21/02348 ,  H01L21/31 ,  H01L21/76825 ,  H01L23/53295 ,  H01L23/562 ,  H01L24/05 ,  H01L2224/04042 ,  H01L2224/05 ,  H01L2224/05553 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/30105

Abstract: 本发明涉及一种集成电路结构，包括：半导体基底、第一低介电系数材料层、第二低介电系数材料层、第一反射金属垫以及焊垫。第一低介电系数材料层位于半导体基底之上，其中第一低介电系数材料层是一种上方低介电系数材料层。低介电系数材料层直接位于第一低介电系数材料层下方。第一反射金属垫位于第二低介电系数材料层之中，且第一反射金属垫具有浮动电性。焊垫位于第一反射金属垫上方，其中焊垫以及第一反射金属垫是垂直地相互对准。

公开(公告)号：CN1815710A

公开(公告)日：2006-08-09

申请号：CN200510088983.X

申请日：2005-08-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑双铭 ,  叶明灵 ,  包天一 ,  林耕竹

IPC: H01L21/768 ,  H01L21/31 ,  H01L23/52

CPC classification number: H01L21/02274 ,  H01L21/02118 ,  H01L21/0212 ,  H01L21/02126 ,  H01L21/02129 ,  H01L21/02131 ,  H01L21/02134 ,  H01L21/02137 ,  H01L21/02203 ,  H01L21/312 ,  H01L21/76802 ,  H01L21/76807 ,  H01L21/76829 ,  H01L21/76831

Abstract: 一种具有低介电常数介电层的半导体元件的制造方法。此方法包括沉积通式为CxHy的碳氢化合物层于低介电常数介电层的表面上。其中，沉积此碳氢化合物层时利用等离子体增强化学气相沉积(PECVD)工艺，并使用乙烯(C2H4)或经取代的己烷衍生物α－松油烯(CH3)2CHC6H6CH3作为前驱材料。根据本发明的实施例，碳扩散进入低介电常数介电层中，因此可降低等离子体处理或蚀刻对低介电常数介电层所造成的伤害。在其它实施例中，则至少包括一种具有低介电常数介电层的半导体元件，其中此低介电常数介电层具有经碳调节的介电区邻近于沟渠侧壁、以及主介电区(Bulk Dielectric Region)。在较佳实施例中，经碳调节的介电区的碳浓度低于主介电区的碳浓度不超过约 5％。

公开(公告)号：CN119835971A

公开(公告)日：2025-04-15

申请号：CN202411439266.6

申请日：2024-10-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 梁正庸 ,  叶韦廷 ,  颜甫庭 ,  颜鸿宇 ,  林建宏 ,  詹贵麟 ,  彭羽筠 ,  林耕竹

IPC: H10D30/62 ,  H10D30/01 ,  H10D62/60 ,  H10D64/27

Abstract: 描述了半导体器件结构及其形成方法。结构包括：栅极介电层，设置在衬底上方；栅电极层，设置在栅极介电层上方；以及第一栅极间隔件，邻近栅极介电层设置。第一栅极间隔件包括面向栅极介电层的内表面和与内表面相对的外表面，并且第一栅极间隔件包括从内表面和外表面朝着第一栅极间隔件的中心降低的氟浓度。结构还包括设置在第一栅极间隔件的外表面上的第二栅极间隔件，并且第二栅极间隔件包括从外表面朝着内表面降低的氟浓度。