公开(公告)号：CN109119383A

公开(公告)日：2019-01-01

申请号：CN201810290924.8

申请日：2018-03-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈伟铭 ,  叶庭聿 ,  陈家新 ,  俞笃豪 ,  丁国强 ,  侯上勇 ,  吴集锡

IPC: H01L23/31 ,  H01L21/60

Abstract: 本发明实施例涉及半导体结构及其制作方法。一种半导体结构包括：第一衬底，其包括第一表面及与所述第一表面相对的第二表面；第一裸片，其放置于所述第一衬底的所述第二表面上方；多个第一导电凸块，其放置于所述第一裸片与所述第一衬底之间；模塑件，其放置于所述第一衬底上方且环绕所述第一裸片及所述多个第一导电凸块；第二衬底，其放置于所述第一衬底的所述第一表面下方；多个第二导电凸块，其放置于所述第一衬底与所述第二衬底之间；及第二裸片，其放置于所述第一衬底与所述第二衬底之间。

公开(公告)号：CN119828297A

公开(公告)日：2025-04-15

申请号：CN202411906020.5

申请日：2024-12-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘子正 ,  俞笃豪 ,  陈明发

IPC: G02B6/42

Abstract: 提供了光学器件及其制造方法，其中光学中介层形成有刻面。在一些实施例中，制造光学器件的方法包括接收接合到第一半导体器件的第一光学中介层、将支撑衬底附接到第一半导体器件、形成刻面凹槽以使第一光学中介层的侧壁凹进并暴露支撑衬底，以及在形成刻面凹槽之后，沿第一光学中介层的侧壁形成第一间隔件。

公开(公告)号：CN110544687A

公开(公告)日：2019-12-06

申请号：CN201910146963.5

申请日：2019-02-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 叶庭聿 ,  许家豪 ,  陈伟铭 ,  丁国强 ,  俞笃豪 ,  侯上勇

IPC: H01L25/18 ,  H01L23/367 ,  H01L23/31 ,  H01L21/56 ,  H01L21/48 ,  H01L21/60 ,  H01L23/488

Abstract: 本发明实施例涉及一种半导体封装结构及用于形成半导体封装结构的方法，所述半导体封装结构包含：衬底；第一半导体裸片及第二半导体裸片，其位于所述衬底上方；及多热接口材料TIM结构，其经安置于所述第一半导体裸片及所述第二半导体裸片上方。所述第一半导体裸片包含第一热输出，且所述第二半导体裸片包含小于所述第一热输出的第二热输出。所述多TIM结构包含经安置于所述第一半导体裸片的至少一部分上方的第一TIM层及第二TIM层。所述第一TIM层的导热系数高于所述第二TIM层的导热系数。所述第一TIM层覆盖所述第一半导体裸片。

公开(公告)号：CN109786262A

公开(公告)日：2019-05-21

申请号：CN201810162000.X

申请日：2018-02-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 丁国强 ,  吴集锡 ,  侯上勇 ,  俞笃豪 ,  许家豪 ,  叶庭聿

IPC: H01L21/50 ,  H01L21/56 ,  H01L25/065 ,  H01L23/538 ,  H01L23/31

Abstract: 一种方法包括将第一器件管芯和第二器件管芯接合至互连管芯。互连管芯包括位于第一器件管芯上方并接合至第一器件管芯的第一部分以及位于第二器件管芯上方并接合至第二器件管芯的第二部分。互连管芯将第一器件管芯电连接至第二器件管芯。该方法还包括将互连管芯密封在密封材料中，并且在互连管芯上方形成多条再分布线。本发明的实施例还涉及互连芯片。

公开(公告)号：CN109524384A

公开(公告)日：2019-03-26

申请号：CN201711282738.1

申请日：2017-11-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 丁国强 ,  吴集锡 ,  侯上勇 ,  俞笃豪 ,  许家豪 ,  林品佐 ,  陈家新

IPC: H01L23/528 ,  H01L21/50

Abstract: 本发明实施例涉及半导体装置及其制作方法。根据本发明的一些实施例，一种半导体装置包含：电介质插入器、第一互连层、电子组件、多个电导体及多个导电结构。所述电介质插入器具有第一表面及与所述第一表面相对的第二表面。所述第一互连层在所述电介质插入器的所述第一表面之上。所述电子组件在所述第一互连层之上且电连接到所述第一互连层。所述电导体在所述电介质插入器的所述第二表面之上。所述导电结构穿过所述电介质插入器，其中所述导电结构电连接到所述第一互连层及所述电导体。

公开(公告)号：CN117276203A

公开(公告)日：2023-12-22

申请号：CN202311348978.2

申请日：2019-03-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 丁国强 ,  俞笃豪 ,  叶庭聿 ,  许家豪 ,  陈伟铭 ,  李宛谕 ,  苏于杰

IPC: H01L23/00 ,  H01L23/488 ,  H01L21/60

Abstract: 本发明实施例涉及一种半导体封装结构和用于制作半导体封装结构的方法。所述半导体封装结构包含第一封装、所述第一封装上方的第二封装、所述第一封装与所述第二封装之间的多个连接器和所述第一封装与所述第二封装之间的多个挡板结构。所述第二封装包含接合区域和包围所述接合区域的外围区域。所述连接器安置于所述接合区域中以提供所述第一封装与所述第二封装之间的电连接。所述挡板结构安置于所述外围区域中且彼此间隔。

公开(公告)号：CN109786262B

公开(公告)日：2021-06-22

申请号：CN201810162000.X

申请日：2018-02-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 丁国强 ,  吴集锡 ,  侯上勇 ,  俞笃豪 ,  许家豪 ,  叶庭聿

IPC: H01L21/50 ,  H01L21/56 ,  H01L25/065 ,  H01L23/538 ,  H01L23/31

Abstract: 一种方法包括将第一器件管芯和第二器件管芯接合至互连管芯。互连管芯包括位于第一器件管芯上方并接合至第一器件管芯的第一部分以及位于第二器件管芯上方并接合至第二器件管芯的第二部分。互连管芯将第一器件管芯电连接至第二器件管芯。该方法还包括将互连管芯密封在密封材料中，并且在互连管芯上方形成多条再分布线。本发明的实施例还涉及互连芯片。

公开(公告)号：CN109103170A

公开(公告)日：2018-12-28

申请号：CN201711240604.3

申请日：2017-11-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈伟铭 ,  俞笃豪 ,  丁国强 ,  侯上勇 ,  吴集锡

IPC: H01L23/535

Abstract: 本发明实施例涉及半导体元件及其制作方法。本发明实施例涉及一种半导体装置，其包括第一电子组件、第二电子组件及多个互连结构。所述第一电子组件具有第一表面。所述第二电子组件在所述第一电子组件上方，且所述第二电子组件具有面对所述第一电子组件的所述第一表面的第二表面。所述互连结构在所述第一电子组件与所述第二电子组件之间且电连接到所述第一电子组件及所述第二电子组件，其中所述互连结构中的每一者具有沿着大体上平行于所述第一表面及所述第二表面的第一方向的长度、沿着大体上平行于所述第一表面及所述第二表面且大体上垂直于所述第一方向的第二方向的宽度，且所述互连结构中的至少一者的所述长度大于所述宽度。

公开(公告)号：CN108269767A

公开(公告)日：2018-07-10

申请号：CN201710377159.9

申请日：2017-05-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈伟铭 ,  吴集锡 ,  丁国强 ,  侯上勇 ,  俞笃豪

IPC: H01L23/31 ,  H01L21/56 ,  H01L25/07

CPC classification number: H01L25/50 ,  H01L21/4803 ,  H01L21/4817 ,  H01L21/4853 ,  H01L21/486 ,  H01L21/4871 ,  H01L21/561 ,  H01L21/563 ,  H01L21/568 ,  H01L21/6835 ,  H01L21/6836 ,  H01L23/3128 ,  H01L23/3675 ,  H01L23/49811 ,  H01L23/49827 ,  H01L23/49833 ,  H01L24/16 ,  H01L24/97 ,  H01L25/18 ,  H01L2221/68327 ,  H01L2221/68345 ,  H01L2221/68368 ,  H01L2224/16235 ,  H01L2224/16238 ,  H01L2224/95001 ,  H01L2924/1431 ,  H01L2924/1436 ,  H01L2924/1437 ,  H01L2924/1461 ,  H01L2924/19011 ,  H01L2924/19105 ,  H01L2924/19106

Abstract: 提供一种衬底晶片上芯片结构的形成方法。所述方法包括将第一管芯及第二管芯贴合至介插器。所述方法还包括将第一衬底贴合至所述第一管芯的第一表面及所述第二管芯的第一表面。所述第一衬底包含硅。所述第一管芯的所述第一表面与所述第一管芯的贴合至所述介插器的表面相对，且所述第二管芯的所述第一表面与所述第二管芯的贴合至所述介插器的表面相对。所述方法包括将所述介插器结合至第二衬底。

公开(公告)号：CN116314109A

公开(公告)日：2023-06-23

申请号：CN202310321429.X

申请日：2017-11-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 丁国强 ,  吴集锡 ,  侯上勇 ,  俞笃豪 ,  许家豪 ,  林品佐 ,  陈家新

IPC: H01L23/498 ,  H01L23/488 ,  H01L23/31 ,  H01L21/56 ,  H01L23/528 ,  H01L21/50 ,  H01L21/683 ,  H01L21/60

Abstract: 本发明的实施例提供一种半导体装置。所述半导体装置包含：电介质插入器、第一互连层、电子组件、多个电导体及多个导电结构。所述电介质插入器具有第一表面及与所述第一表面相对的第二表面。所述第一互连层在所述电介质插入器的所述第一表面之上。所述电子组件在所述第一互连层之上且电连接到所述第一互连层。所述电导体在所述电介质插入器的所述第二表面之上。所述导电结构穿过所述电介质插入器，其中所述导电结构电连接到所述第一互连层及所述电导体。