公开(公告)号：CN110942980A

公开(公告)日：2020-03-31

申请号：CN201910909281.5

申请日：2019-09-25

申请人： 台湾积体电路制造股份有限公司

发明人： 李明洋 ,  李连忠 ,  褚志彪

IPC分类号： H01L21/02 ,  H01L21/34 ,  H01L29/78 ,  H01L29/24

摘要： 一种形成二维材料层的方法、场效晶体管及其制造方法。在形成二维材料层的方法中，形成成核图案于基板之上，且形成过渡金属二硫属化物层，使得过渡金属二硫属化物层从成核图案横向地生长。在一或多个前述及以下实施例中，过渡金属二硫属化物层为单晶。

公开(公告)号：CN1530744A

公开(公告)日：2004-09-22

申请号：CN03119435.4

申请日：2003-03-12

申请人： 台湾积体电路制造股份有限公司

发明人： 包天一 ,  李连忠 ,  郑双铭 ,  章勋明

IPC分类号： G03F7/00 ,  G03F1/00

摘要： 本发明涉及一种防止产生光阻残渣的方法。至少包括：提供一基底，在基底上形成有一介电层；接着，在介电层上形成一无氮类抗反射层；最后，在无氮类抗反射层上形成一光阻图案层，确保期间无氮类抗反射层不与光阻图案层交互作用因此不会形成光阻残渣(scum)，从而防止了光阻残渣造成后续蚀刻轮廓(profile)不佳及图形临界尺寸(critical dimension，CD)改变等问题。其中，无氮类抗反射层为富含硅的氧化硅(SiOx)或含碳氢的富含硅之氧化硅(SiOxCy∶H)。

公开(公告)号：CN113380628B

公开(公告)日：2024-03-08

申请号：CN202110101700.X

申请日：2021-01-26

申请人： 台湾积体电路制造股份有限公司

发明人： 洪以则 ,  郑兆钦 ,  陈则安 ,  江宏礼 ,  陈自强 ,  李连忠

IPC分类号： H01L21/34 ,  H01L29/16 ,  H01L29/24 ,  H01L29/78 ,  H10K10/46 ,  H10K85/20 ,  H10K71/00

公开(公告)号：CN114765133A

公开(公告)日：2022-07-19

申请号：CN202110744902.6

申请日：2021-07-01

申请人： 台湾积体电路制造股份有限公司

发明人： 吕俊颉 ,  赵子昂 ,  郑兆钦 ,  李连忠

IPC分类号： H01L21/8238 ,  H01L27/092

摘要： 半导体器件包括：半导体衬底；低k介电层，位于半导体衬底上方；隔离层，位于低k介电层上方；以及功函层，位于蚀刻停止层上方。功函层是n型功函层。器件还包括：低维半导体层，位于功函层的顶面和侧壁上；源极/漏极接触件，接触低维半导体层的相对端部；以及介电掺杂层，位于低维半导体层的沟道部分上方并且接触低维半导体层的沟道部分。介电掺杂层包括选自铝和铪的金属，并且低维半导体层的沟道部分还包括金属。本申请的实施例还涉及制造半导体器件的方法。

公开(公告)号：CN113380628A

公开(公告)日：2021-09-10

申请号：CN202110101700.X

申请日：2021-01-26

申请人： 台湾积体电路制造股份有限公司

发明人： 洪以则 ,  郑兆钦 ,  陈则安 ,  江宏礼 ,  陈自强 ,  李连忠

IPC分类号： H01L21/34 ,  H01L29/16 ,  H01L29/24 ,  H01L29/78 ,  H01L51/05 ,  H01L51/30 ,  H01L51/40

摘要： 一种方法，包括在衬底上方形成凸出的介电鳍；沿介电鳍的第一侧壁在该介电鳍的上表面形成沟道层，沟道层包括低维材料；在沟道层上方形成栅极结构；在栅极材料的相对侧形成金属源极/漏极区；在沟道层上方形成沟道增强层；以及在栅极结构、金属源极/漏极区及沟道增强层上方形成钝化层。本申请的实施例提供一种鳍式场效应晶体管器件及其形成方法。

公开(公告)号：CN111834460A

公开(公告)日：2020-10-27

申请号：CN202010294799.5

申请日：2020-04-15

申请人： 台湾积体电路制造股份有限公司

发明人： 陈则安 ,  李连忠 ,  张文豪 ,  曾建智

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L27/092

摘要： 一种半导体元件，包含基板、通道层、绝缘层、源极/漏极触点、栅极介电层，及栅电极。通道层位于基板上方且包含二维(two dimensional；2D)材料。绝缘层在通道层上。源极/漏极触点位于通道层上方。栅极介电层位于绝缘层及通道层上方。栅电极位于栅极介电层上方且在源极/漏极触点之间。

公开(公告)号：CN1437226A

公开(公告)日：2003-08-20

申请号：CN02103513.X

申请日：2002-02-05

申请人： 台湾积体电路制造股份有限公司

发明人： 李连忠 ,  卢永诚 ,  柯忠祁

IPC分类号： H01L21/31 ,  H01L21/205 ,  C23C16/00

摘要： 一种含碳介电层的制造方法，其是利用由氧化气体、稀释气体和以烷基硅烷为气体源所组成的反应气体混合物，进行化学气相沉积制程而成。具有降低整体介电层的介电常数的功效。

公开(公告)号：CN113314419B

公开(公告)日：2024-07-05

申请号：CN202110086735.0

申请日：2021-01-22

申请人： 台湾积体电路制造股份有限公司

发明人： 洪以则 ,  郑兆钦 ,  陈则安 ,  江宏礼 ,  李连忠 ,  陈自强

IPC分类号： H01L21/336 ,  H01L21/28 ,  H01L29/78 ,  H01L29/423

摘要： 在实施例中，一种器件包括：介电鳍，位于衬底上；低维层，位于介电鳍上，该低维层包括源极/漏极区域和沟道区域；源极/漏极接触件，位于源极/漏极区域上；以及栅极结构，位于邻近源极/漏极接触件的沟道区域上，该栅极结构在栅极结构的顶部处具有第一宽度，在栅极结构的中间处具有第二宽度，并且在栅极结构的底部处具有第三宽度，第二宽度小于第一宽度和第三宽度中的每个。本发明的实施例还涉及半导体器件及其形成方法。

公开(公告)号：CN114078952B

公开(公告)日：2024-05-03

申请号：CN202111014848.6

申请日：2021-08-31

申请人： 台湾积体电路制造股份有限公司

发明人： 郑兆钦 ,  洪以则 ,  江宏礼 ,  陈自强 ,  李连忠 ,  蔡劲

IPC分类号： H01L29/06 ,  H01L29/10 ,  H01L29/417 ,  H01L29/423 ,  H01L21/336 ,  H01L29/78

摘要： 公开了方法包括在衬底上方形成第一牺牲层，以及在第一牺牲层上方形成夹层结构。该夹层结构包括第一隔离层、位于第一隔离层上方的二维材料以及位于二维材料上方的第二隔离层。该方法还包括：在夹层结构上方形成第二牺牲层；在二维材料的相对端上形成第一源极/漏极区和第二源极/漏极区，并且第一源极/漏极区和第二源极/漏极区接触二维材料的侧壁；去除第一牺牲层和第二牺牲层以生成间隔；以及形成填充间隔的栅极堆叠件。本发明的实施例涉及一种半导体器件及另一种半导体器件。

公开(公告)号：CN115498011A

公开(公告)日：2022-12-20

申请号：CN202210055173.8

申请日：2022-01-18

申请人： 台湾积体电路制造股份有限公司

发明人： 沈新伟 ,  陈则安 ,  李东颖 ,  李连忠

IPC分类号： H01L29/06 ,  H01L29/78 ,  H01L21/336

摘要： 一种半导体结构包括半导体衬底、多个堆叠单元、导电结构、多个介电质、第一电极条带、第二电极条带以及多个接触结构。堆叠单元在半导体衬底之上向上堆叠，且包括第一钝化层、第二钝化层及夹置在第一钝化层与第二钝化层之间的沟道层。导电结构设置在半导体衬底上且包绕在堆叠单元周围。介电质环绕堆叠单元且将堆叠单元与导电结构分离。第一电极条带与第二电极条带位于导电结构的两个相对的侧上。接触结构将堆叠单元中的每一者的沟道层连接到第一电极条带及第二电极条带。