公开(公告)号：CN111261575B

公开(公告)日：2022-07-15

申请号：CN201911181822.3

申请日：2019-11-27

申请人： 台湾积体电路制造股份有限公司

发明人： 陈冠荣 ,  王证鈜 ,  林俊铭 ,  李宗霖 ,  林炫政 ,  江文智

IPC分类号： H01L21/762 ,  H01L23/538 ,  H01L21/768

摘要： 公开用于减少工艺电荷损坏的结构和方法。在一范例中，公开绝缘体上覆硅(SOI)结构。此绝缘体上覆硅结构包含：基底、多晶硅区和蚀刻停止层。此基底包含：操作层、设置在操作层上方的绝缘层以及设置在绝缘层上方的埋层。多晶硅区从埋层的上表面向下延伸且终止于操作层。蚀刻停止层位于基底上。蚀刻停止层接触基底和多晶硅区两者。

公开(公告)号：CN111128852B

公开(公告)日：2023-05-05

申请号：CN201911046622.7

申请日：2019-10-30

申请人： 台湾积体电路制造股份有限公司

发明人： 陈冠荣 ,  李宗霖 ,  林俊铭 ,  江文智 ,  王证鈜

IPC分类号： H01L21/762 ,  H01L27/082

摘要： 本公开的一些实施例提供沟槽隔离的结构以及方法。在一些实施例中，公开一种硅晶绝缘体结构。硅晶绝缘体结构包括一基板、一介电层以及一多晶硅区域。基板包括一处理层、一绝缘层、一埋入层以及一沟槽。绝缘层是布设在处理层之上。埋入层是布设在绝缘层之上。沟槽是从埋入层的一上表面向下延伸，并在处理层中终止。介电层是位于沟槽的一底表面上，并接触处理层。多晶硅区域是位于沟槽中，并接触介电层。

公开(公告)号：CN108288604A

公开(公告)日：2018-07-17

申请号：CN201711208758.4

申请日：2017-11-27

申请人： 台湾积体电路制造股份有限公司

发明人： 潘国华 ,  许哲玮 ,  陈华丰 ,  林俊铭 ,  彭陈锽 ,  谢旻谚 ,  巫嘉豪

IPC分类号： H01L21/768 ,  H01L23/535 ,  H01L21/336

CPC分类号： H01L29/665 ,  H01L21/31053 ,  H01L21/31144 ,  H01L21/76802 ,  H01L21/7684 ,  H01L21/7685 ,  H01L21/76877 ,  H01L21/76886 ,  H01L21/76897 ,  H01L29/0847 ,  H01L29/45 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/66795 ,  H01L29/7851

摘要： 一种方法包括形成晶体管，其中，形成晶体管包括在半导体区上方形成伪栅极堆叠件，以及形成第一层间电介质。伪栅极堆叠件位于第一ILD中，并且第一ILD覆盖半导体区中的源极/漏极区。该方法还包括去除伪栅极堆叠件以在第一ILD中形成沟槽，在沟槽中形成低k栅极间隔件，形成延伸到沟槽中的替换栅极电介质，形成金属层以填充沟槽，以及实施平坦化以去除替换栅极电介质和金属层的多余部分，以分别形成栅极电介质和金属栅极。然后在金属栅极的相对侧上形成源极区和漏极区。本发明实施例涉及接触插塞及其制造方法。

公开(公告)号：CN108288604B

公开(公告)日：2021-05-07

申请号：CN201711208758.4

申请日：2017-11-27

申请人： 台湾积体电路制造股份有限公司

发明人： 潘国华 ,  许哲玮 ,  陈华丰 ,  林俊铭 ,  彭陈锽 ,  谢旻谚 ,  巫嘉豪

IPC分类号： H01L21/768 ,  H01L23/535 ,  H01L21/336

摘要： 一种方法包括形成晶体管，其中，形成晶体管包括在半导体区上方形成伪栅极堆叠件，以及形成第一层间电介质。伪栅极堆叠件位于第一ILD中，并且第一ILD覆盖半导体区中的源极/漏极区。该方法还包括去除伪栅极堆叠件以在第一ILD中形成沟槽，在沟槽中形成低k栅极间隔件，形成延伸到沟槽中的替换栅极电介质，形成金属层以填充沟槽，以及实施平坦化以去除替换栅极电介质和金属层的多余部分，以分别形成栅极电介质和金属栅极。然后在金属栅极的相对侧上形成源极区和漏极区。本发明实施例涉及接触插塞及其制造方法。

公开(公告)号：CN107134476A

公开(公告)日：2017-09-05

申请号：CN201611254146.4

申请日：2016-12-30

申请人： 台湾积体电路制造股份有限公司

发明人： 林俊铭 ,  陈华丰 ,  潘国华 ,  谢旻谚 ,  巫嘉豪

IPC分类号： H01L29/06 ,  H01L29/78

CPC分类号： H01L29/66553 ,  H01L21/28008 ,  H01L21/31111 ,  H01L21/823431 ,  H01L21/823468 ,  H01L23/535 ,  H01L29/0847 ,  H01L29/4238 ,  H01L29/512 ,  H01L29/66545 ,  H01L29/66628 ,  H01L29/78 ,  H01L29/0653 ,  H01L29/785

摘要： 本揭露内容提供一种半导体装置。半导体装置包含晶体管的第一栅极电极、第一侧壁间隔件、第一绝缘层及第二侧壁间隔件。第一侧壁间隔件沿栅极图案的侧壁配置。第一绝缘层接触第一侧壁间隔件并具有平坦化的顶面。第二侧壁间隔件形成于第一绝缘层的平坦化顶面。第二侧壁间隔件可形成于第一间隔件上方。第二侧壁间隔件的宽度等于或大于第一侧壁间隔件的宽度。

公开(公告)号：CN103367132B

公开(公告)日：2016-08-03

申请号：CN201210281316.3

申请日：2012-08-08

申请人： 台湾积体电路制造股份有限公司

发明人： 钟升镇 ,  朱鸣 ,  林俊铭 ,  杨宝如 ,  庄学理

IPC分类号： H01L21/28 ,  H01L21/336

CPC分类号： H01L21/823842 ,  H01L21/28088 ,  H01L21/28202 ,  H01L21/82385 ,  H01L21/823857 ,  H01L29/4966 ,  H01L29/517

摘要： 一种半导体器件制造方法包括提供衬底，在该衬底上设置有栅极介电层，诸如高k电介质。在栅极介电层上形成三层元件。三层元件包括第一保护层、第二保护层以及介于第一保护层和第二保护层之间的金属栅极层。利用三层元件形成nFET栅极结构和pFET栅极结构中的一种，例如，第二保护层和金属栅极层可以形成用于nFET器件和pFET器件中的一种的功函数层。第一保护层可以是用于图案化金属栅极层的牺牲层。本发明提供了制造金属栅极半导体器件的方法。

公开(公告)号：CN103367132A

公开(公告)日：2013-10-23

申请号：CN201210281316.3

申请日：2012-08-08

申请人： 台湾积体电路制造股份有限公司

发明人： 钟升镇 ,  朱鸣 ,  林俊铭 ,  杨宝如 ,  庄学理

IPC分类号： H01L21/28 ,  H01L21/336

CPC分类号： H01L21/823842 ,  H01L21/28088 ,  H01L21/28202 ,  H01L21/82385 ,  H01L21/823857 ,  H01L29/4966 ,  H01L29/517

摘要： 一种半导体器件制造方法包括提供衬底，在该衬底上设置有栅极介电层，诸如高k电介质。在栅极介电层上形成三层元件。三层元件包括第一保护层、第二保护层以及介于第一保护层和第二保护层之间的金属栅极层。利用三层元件形成nFET栅极结构和pFET栅极结构中的一种，例如，第二保护层和金属栅极层可以形成用于nFET器件和pFET器件中的一种的功函数层。第一保护层可以是用于图案化金属栅极层的牺牲层。本发明提供了制造金属栅极半导体器件的方法。

公开(公告)号：CN101661958B

公开(公告)日：2012-08-29

申请号：CN200910167454.7

申请日：2009-08-25

申请人： 台湾积体电路制造股份有限公司

发明人： 陈建豪 ,  连浩明 ,  李思毅 ,  李启弘 ,  陈建良 ,  费中豪 ,  杨文志 ,  黄仁安 ,  张启新 ,  林俊铭 ,  庄学理 ,  叶俊林 ,  林纲正 ,  黄国泰

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC分类号： H01L21/28088 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7833

摘要： 本发明提供一半导体装置及其制造方法，该装置包含一半导体基材及一形成于该基材中的晶体管，该晶体管包含一具有一高介电常数介电质及金属栅极的栅极堆叠，一密封层形成于该栅极堆叠的侧壁上，该密封层具有一内部边缘及一外部边缘，该内部边缘与该栅极堆叠相接合，一间隔物形成于该密封层的外部边缘上，及一源/漏极区形成于该栅极堆叠的两侧上，该源/漏极区包含一沿着该密封层的外部边缘的轻掺杂源/漏极区。本发明提供了简单且具有经济效益的密封结构及方法，以维持金属栅极高介电常数介电质的完整性，并因此改善了装置效能及可靠度。

公开(公告)号：CN115566048A

公开(公告)日：2023-01-03

申请号：CN202210944795.6

申请日：2022-08-08

申请人： 台湾积体电路制造股份有限公司

发明人： 陈冠荣 ,  林俊铭 ,  李宗霖 ,  林炫政 ,  陈鸿霖

IPC分类号： H01L29/08 ,  H01L29/06 ,  H01L29/10 ,  H01L29/735 ,  H01L21/331

摘要： 本公开提供双极性接面晶体管结构及其制造方法。双极性接面晶体管结构包括一半导体基底、一集极区、一基极区、一射极区、一环状浅沟槽隔离区以及一基极介电层。集极区形成在半导体基底。基极区形成在集极区之上。射极区形成在基极区之上。环状浅沟槽隔离区形成在半导体基底。基极介电层形成在集极区之上并在基极区的相对侧。基极介电层被环状浅沟槽隔离区的一内侧壁所包围。

公开(公告)号：CN111261575A

公开(公告)日：2020-06-09

申请号：CN201911181822.3

申请日：2019-11-27

申请人： 台湾积体电路制造股份有限公司

发明人： 陈冠荣 ,  王证鈜 ,  林俊铭 ,  李宗霖 ,  林炫政 ,  江文智

IPC分类号： H01L21/762 ,  H01L23/538 ,  H01L21/768

摘要： 公开用于减少工艺电荷损坏的结构和方法。在一范例中，公开绝缘体上覆硅(SOI)结构。此绝缘体上覆硅结构包含：基底、多晶硅区和蚀刻停止层。此基底包含：操作层、设置在操作层上方的绝缘层以及设置在绝缘层上方的埋层。多晶硅区从埋层的上表面向下延伸且终止于操作层。蚀刻停止层位于基底上。蚀刻停止层接触基底和多晶硅区两者。